vấn đề với mã này là gì? Cần giúp đỡ trong tổng hợp

[verilog2vhdl]

Tôi thấy các lỗi sau đây ... xin giúp tôi trong việc giải quyết ... # Error: 46839]: "C: decoder3x8.vhd", dòng 30: khoảng không tĩnh. Tiếp tục ... # Error: [46292]: Mô-đun work.decoder3x8 (dịch) không thể được biên dịch bởi vì nó có chứa các cấu trúc không-rtl. Xin vui lòng kiểm tra lại nhật ký cho các cảnh báo hoặc lỗi về cấu trúc không synthesizable trong mô-đun này. Thanks

 

[alieeldin]

1 - không sử dụng bit_vector kể từ khi bạn sẽ thực hiện phép tính 2 trong 30 dòng, bạn đã viết để có được chiều dài của val và bạn đã không desided chiều dài của nó. 3 - cố gắng để viết nó bằng cách RTL nó là tốt hơn.