B
Buriedcode
Guest
Xin chào, tôi
đã được đăng lên tại đây trước khi người dân và rất hữu ích, và knowlegable
<img src="http://www.edaboard.com/images/smiles/icon_biggrin.gif" alt="Rất Happy" border="0" />
.
Trước hết, tôi xin lỗi nếu điều này là sai chỗ để đăng bài này, nhưng nó là để làm giao diện với các kỹ thuật số.
Về cơ bản, tôi
đã tạo ra một hệ thống âm thanh không dây kỹ thuật số, bằng cách sử dụng
của PLD, tôi đã không bắt đầu một phần không dây nào được nêu ra, chỉ muốn xem nếu tôi có thể chuyển đổi một cách hiệu quả cho âm thanh kỹ thuật số và tên miền quay lại một lần nữa đâu tiên.
Tôi không muốn để đi vào nhiều chi tiết, nhưng tôi giả sử bạn không cần phải biết hệ thống nếu bạn là để giúp tôi xác định các vấn đề
<img src="http://www.edaboard.com/images/smiles/icon_smile.gif" alt="Cười" border="0" />cơ bản tổng quan:
TX: analogue trâu bò -> ADC -> CPLD -> sản lượng.
Rx: đầu vào -> CPLD -> DAC -> analogue trâu bò.
Trong cả hai TX và RX của CPLD và ADC / DAC được chạy tắt của cùng một đồng hồ, một mô-đun 12.288Mhz đồng hồ oscillator với jitter thấp, kết nối trực tiếp vào cả hai mà không có trâu bò (các CPLD có một đồng hồ được xây dựng trong trâu bò).
Bây giờ.Tôi
là thuyết phục có thể có không có gì sai trái với tôi trong chương trình kiểm tra, kiểm soát các ADC / DAC, và analogue phần đã được kiểm tra kỹ lưỡng, và được sử dụng tốt.Vì vậy, đây không phải là một câu hỏi VHDL
<img src="http://www.edaboard.com/images/smiles/icon_surprised.gif" alt="Ngạc nhiên" border="0" />Khi hệ thống bắt đầu, nếu là RX trên, nhưng nó không nhận được một tín hiệu từ TX, RX sau đó không được thiết kế để bắt đầu DAC (ví dụ,
chứ không chỉ là hiện nó không được ghi dữ liệu vào nó, nó không thậm chí cả quyền lực nó lên).Và khi các RX sẽ nhận được một tín hiệu, trong một định dạng mà cụ thể là duy nhất cho các TX (được định dạng,
bắt đầu / ngừng bit được viết trong các địa điểm và thời gian ở bên phải) trong các CPLD RX bắt đầu ghi dữ liệu vào DAC.
Bây giờ, nó sẽ làm việc, trong thực tế là khi cả hai đơn vị trên và kết nối, các CPLD trong RX khiển DAC độc đáo, kiểm tra với một tốc độ cao oscilloscope.Nhưng ....
<img src="http://www.edaboard.com/images/smiles/icon_sad.gif" alt="Buồn" border="0" />
.... kết xuất âm thanh từ DAC trong RX chỉ là thực sự loud định kỳ tiếng ồn.SHSH .... SHSHS .... SHSH với một khoảng thời gian về 0.8seconds.Bây giờ, một trong những thử nghiệm đơn giản, tôi đã đến đất đã được các DỮ LIỆU pin trên DAC,
điều này có nghĩa là điều duy nhất ghi vào DAC là
của tất cả các 0.Các DAC
của 2 là một thiết bị để khen equates này vào khoảng-V, nhưng không được thay đổi sao cho các đầu ra phải được hoàn toàn im lặng, và nó là.
Về cơ bản, câu hỏi của tôi là về giao diện.
Tôi có nên sử dụng một đồng hồ trước khi trâu bò ADC?
Là Sigma-delta ADC rất nhạy cảm với jitter đồng hồ, đồng hồ hình thành, tăng thời gian?
Các đồng hồ oscillator mô-đun nào tốt cho các ứng dụng này (mô hình số CMAC IQXO-350-12,288)
Và cuối cùng, đã có kinh nghiệm với bất kỳ người nào bằng cách sử dụng CS5330A và CS4330A từ tua quăn logic?
Tôi xin lỗi nếu điều này là một chút pointless và dài, nhưng bất cứ cố vấn và trước những kinh nghiệm liên quan đến bất kỳ các đối tượng được bảo hiểm sẽ rất hoan nghênh.
Thankyou cho thời gian của bạn.
BuriedCode
<img src="http://www.edaboard.com/images/smiles/icon_rolleyes.gif" alt="Rolling Eyes" border="0" />
đã được đăng lên tại đây trước khi người dân và rất hữu ích, và knowlegable
<img src="http://www.edaboard.com/images/smiles/icon_biggrin.gif" alt="Rất Happy" border="0" />
.
Trước hết, tôi xin lỗi nếu điều này là sai chỗ để đăng bài này, nhưng nó là để làm giao diện với các kỹ thuật số.
Về cơ bản, tôi
đã tạo ra một hệ thống âm thanh không dây kỹ thuật số, bằng cách sử dụng
của PLD, tôi đã không bắt đầu một phần không dây nào được nêu ra, chỉ muốn xem nếu tôi có thể chuyển đổi một cách hiệu quả cho âm thanh kỹ thuật số và tên miền quay lại một lần nữa đâu tiên.
Tôi không muốn để đi vào nhiều chi tiết, nhưng tôi giả sử bạn không cần phải biết hệ thống nếu bạn là để giúp tôi xác định các vấn đề
<img src="http://www.edaboard.com/images/smiles/icon_smile.gif" alt="Cười" border="0" />cơ bản tổng quan:
TX: analogue trâu bò -> ADC -> CPLD -> sản lượng.
Rx: đầu vào -> CPLD -> DAC -> analogue trâu bò.
Trong cả hai TX và RX của CPLD và ADC / DAC được chạy tắt của cùng một đồng hồ, một mô-đun 12.288Mhz đồng hồ oscillator với jitter thấp, kết nối trực tiếp vào cả hai mà không có trâu bò (các CPLD có một đồng hồ được xây dựng trong trâu bò).
Bây giờ.Tôi
là thuyết phục có thể có không có gì sai trái với tôi trong chương trình kiểm tra, kiểm soát các ADC / DAC, và analogue phần đã được kiểm tra kỹ lưỡng, và được sử dụng tốt.Vì vậy, đây không phải là một câu hỏi VHDL
<img src="http://www.edaboard.com/images/smiles/icon_surprised.gif" alt="Ngạc nhiên" border="0" />Khi hệ thống bắt đầu, nếu là RX trên, nhưng nó không nhận được một tín hiệu từ TX, RX sau đó không được thiết kế để bắt đầu DAC (ví dụ,
chứ không chỉ là hiện nó không được ghi dữ liệu vào nó, nó không thậm chí cả quyền lực nó lên).Và khi các RX sẽ nhận được một tín hiệu, trong một định dạng mà cụ thể là duy nhất cho các TX (được định dạng,
bắt đầu / ngừng bit được viết trong các địa điểm và thời gian ở bên phải) trong các CPLD RX bắt đầu ghi dữ liệu vào DAC.
Bây giờ, nó sẽ làm việc, trong thực tế là khi cả hai đơn vị trên và kết nối, các CPLD trong RX khiển DAC độc đáo, kiểm tra với một tốc độ cao oscilloscope.Nhưng ....
<img src="http://www.edaboard.com/images/smiles/icon_sad.gif" alt="Buồn" border="0" />
.... kết xuất âm thanh từ DAC trong RX chỉ là thực sự loud định kỳ tiếng ồn.SHSH .... SHSHS .... SHSH với một khoảng thời gian về 0.8seconds.Bây giờ, một trong những thử nghiệm đơn giản, tôi đã đến đất đã được các DỮ LIỆU pin trên DAC,
điều này có nghĩa là điều duy nhất ghi vào DAC là
của tất cả các 0.Các DAC
của 2 là một thiết bị để khen equates này vào khoảng-V, nhưng không được thay đổi sao cho các đầu ra phải được hoàn toàn im lặng, và nó là.
Về cơ bản, câu hỏi của tôi là về giao diện.
Tôi có nên sử dụng một đồng hồ trước khi trâu bò ADC?
Là Sigma-delta ADC rất nhạy cảm với jitter đồng hồ, đồng hồ hình thành, tăng thời gian?
Các đồng hồ oscillator mô-đun nào tốt cho các ứng dụng này (mô hình số CMAC IQXO-350-12,288)
Và cuối cùng, đã có kinh nghiệm với bất kỳ người nào bằng cách sử dụng CS5330A và CS4330A từ tua quăn logic?
Tôi xin lỗi nếu điều này là một chút pointless và dài, nhưng bất cứ cố vấn và trước những kinh nghiệm liên quan đến bất kỳ các đối tượng được bảo hiểm sẽ rất hoan nghênh.
Thankyou cho thời gian của bạn.
BuriedCode
<img src="http://www.edaboard.com/images/smiles/icon_rolleyes.gif" alt="Rolling Eyes" border="0" />