vấn đề về cmd 'define_name_rules tổng hợp.

Q

quan228228

Guest
tôi muốn giới hạn ký tự đầu tiên '\' vào tên đối tượng '. Thông qua tôi được sử dụng theo quy tắc đặt tên, tên đối tượng vẫn có ký tự đầu tiên '\'. Tại sao? cách để resovle? define_name_rules Verilog-check_bus_indexing cho phép {az 0-9 _ []} \ remove_internal_net_bus \ flatten_multi_dimension_busses \ first_restricted "\ _ 0-9" Tks vm! quan228228
 
hãy thử sử dụng hạn chế {\} trong lệnh đầu tiên
 
[B = nanda_kishore] cố gắng sử dụng hạn chế {\} trong lệnh đầu tiên: [/b]. Tùy chọn này có thể làm việc. Cảm ơn. Nhưng, tại sao không không-first_restricted option' làm việc tốt? quan228228
 
Tôi nghĩ rằng-first_restricted sẽ không đi với lệnh "define_name_rules Verilog" .. Tôi không phải rất chắc chắn với điều đó ... anyways .. hãy thử "define_name_rules Verilog giúp đỡ" cho các tùy chọn mà đi với lệnh đó ..
 
báo cáo lỗi DC: chúng ta không thể sử dụng đối số 'hạn chế' với 'cho phép'. Dù sao, kỉ niệm dù tôi đã không đưa '\' trong danh sách cho phép, nhưng netlist vẫn có tên net '\'. Nó là như vậy lạ. Bất kỳ trả lời chào đón quan228228
 
Hi, Có thể là bạn có thể sử dụng các quy tắc đặt tên diffrent 1 với tùy chọn hạn chế với options.first cho phép áp dụng hạn chế quy tắc và sau đó cho phép rules.after rằng nếu bạn viết ra các công cụ sẽ loại bỏ các "\" từ thiết kế của bạn. , ramesh.s
 

Welcome to EDABoard.com

Sponsor

Back
Top