vấn đề trong dự án của tôi

[bjzhangwn]

Trong dự án của tôi, vấn đề mà tôi sử dụng tín hiệu đầu vào (như DQS 100MHz) để lấy mẫu đầu vào data.usually DQS là tổng hợp như đồng hồ, nhưng trong thiết kế này, DQS cann't được tổng hợp như đồng hồ, vì vậy Tôi có những rắc rối, và tôi không biết làm thế nào để thêm constranit cho dữ liệu và các DQS (vì DQS không phải là đồng hồ hệ thống, nhưng tôi sử dụng nó để lấy mẫu dữ liệu ngay), nếu tôi did't thêm hạn chế, và các dữ liệu lấy mẫu là một phần sai lầm, và fanout DQS 20.can một người nào đó cung cấp cho một số lời khuyên?

 

[echo47]

"DQS" là gì? Có một cái gì đó cụ thể cho một thương hiệu của FPGA?

 

[bibo1978]

Tôi đoán anh ấy có nghĩa là một tín hiệu nhấp nháy dữ liệu, chỉ phụ thuộc vào các FPGA bạn r sử dụng, hạn chế tín hiệu nhấp nháy với cụ thể nghiêng và Maxdelay, bạn có thể sử dụng lowskewlines như, nó cũng phụ thuộc vào các bài tập chân.

 

[wolfheart_2001]

nếu đồng hồ của bạn hỗ trợ fpga nhiều sau đó không có vấn đề, dịch mẫu đầu vào ur như một chiếc đồng hồ sẽ không gây tổn hại cho bất kỳ quá trình mà không chứa nó trong danh sách nhạy cảm. nếu ur fpga không supprot đồng hồ nhiều của thì là một vấn đề, đó là công cụ tổng hợp sẽ intepret bất kỳ điều kiện (xxx = '1 'và xxx'event) như xxx là một chiếc đồng hồ không có cách nào u có thể giải quyết điều này bằng cách phân chia đồng hồ hệ thống 2,4,8, ... để có được kim gần nhất của mẫu ur hoặc sử dụng một DLL nếu nó được hỗ trợ trong ur fpga

 

[Sparc]

"Nếu ur fpga không supprot đồng hồ nhiều là sau đó có là một vấn đề, đó là công cụ tổng hợp sẽ intepret bất kỳ điều kiện (xxx = '1 'và xxx'event) như xxx là một chiếc đồng hồ không có cách nào" Tôi đồng ý với wolfheart_2001, và Hãy nhìn đầu tiên về vấn đề này cung cấp cho các Ban của đồng hồ hệ thống theo yêu cầu, như là giải pháp.