Vấn đề thiết kế tốc độ cao hơn

[mpatel]

Hi, tôi sử dụng để thiết kế FPGA ở 125 đến 170 MHz. Bây giờ câu hỏi là nếu tôi nâng cấp thiết kế ở tần số cao hơn và cộng sự nói rằng 900 Mhz, loại của cuộc khủng hoảng, cần phải xử lý? Điều gì sẽ là vấn đề quan trọng và làm thế nào tôi có thể giải quyết chúng?

 

[Yun Lin]

PCB cho IO tốc độ cao là rất quan trọng và cũng là io của FPGA là rất quan trọng.

 

[bulx]

Nói về bản thân chip FPGA, các mạch phức tạp của bạn (multpltier, adders lớn, barrrel sang số ...) sẽ không đáp ứng thời gian. Bạn có tìm thấy một cách để pipelining họ. Vào ngày IOS, bạn có thể có vấn đề để đáp ứng timings đầu vào (nhưng có thể được IOS của bạn không thay đổi). Không biết nếu miếng đệm FPGA hiện tại có thể mất đồng hồ tại 900MHz (một lần nữa đồng hồ của bạn có thể được nội bộ) hết sức, bước dường như được thực sự quá lớn để đạt được chỉ là một chạy lại. -B

 

[snake_eyes]

Tôi đồng ý với BULX, nhảy từ 100 MHz đến 900 MHz là gần như không thể chỉ bằng cách chạy lại cho thực tế là công nghệ silicon là giống nhau hoặc gần giống nhau. Icreasing tần số với mức độ nhiều có thể yêu cầu thiết kế lại thậm chí một số thay đổi kiến trúc trong thiết kế. 900MHz đạt được trên FPGA không phải là một nhiệm vụ rất dễ dàng .. nó sẽ đòi hỏi phải rất cẩn thận thiết kế kiến trúc của hệ thống.

 

[funster]

bởi vì kết nối lập trình FPGA có sự chậm trễ rất dài, vì vậy tôi nghĩ rằng bạn không thể sử dụng FPGA để đạt được tốc độ cao nói 900MHz. bạn có thể trả floorplan sự chú ý để cải thiện trên vấn đề (đặt logic liên quan đến gần với nhau có thể được giúp đỡ). lời chúc mừng tốt đẹp nhất [quote = mpatel, tôi sử dụng để thiết kế FPGA ở 125 đến 170 MHz. Bây giờ câu hỏi là nếu tôi nâng cấp thiết kế ở tần số cao hơn và cộng sự nói rằng 900 Mhz, loại của cuộc khủng hoảng, cần phải xử lý? Điều gì sẽ là vấn đề quan trọng và làm thế nào tôi có thể giải quyết [/quote]