Vấn đề sử dụng tổng hợp Leonardo

[salamander]

Xin chào, tôi là một sinh viên và phát triển một giao diện khá đơn giản, nối tiếp bằng cách sử dụng Verilog. Bây giờ tôi muốn tổng hợp các mã để flash nó vào fpga, nhưng tôi không tất cả các thời gian với lỗi: "một mạng lưới GND là lái xe của cửa nguyên thủy (s)", mặc dù nó hoạt động khá tốt trong mô phỏng (Modelsim) . Có lẽ bạn có thể giúp tôi để tìm thấy những sai lầm (tôi thực sự đã cố gắng một thời gian dài) Công việc của tôi có thể tìm thấy ở đây: http://doorbreak.etowns.net/icd2/verilog.zip cảm ơn rất nhiều cho giúp đỡ của bạn và có thể bạn cũng có thể cho tôi biết những gì khác tôi có thể làm một cách tốt hơn kỳ giông

 

[khorram]

Trong dòng 60 của vdirect_transceiver.v, bạn nên chỉ định "0" đến "next_bit_counter" không "bit_counter". Tôi nghĩ rằng "byte_to_transceiver" đầu vào là không bao giờ được sử dụng, do đó, các công cụ tổng hợp kết nối nó với GND. Kính trọng, KH