vấn đề liên quan đến không mong muốn chốt

  • Thread starter indomitable12345
  • Start date
I

indomitable12345

Guest
xin vui lòng xem Verilog i source.when attatched cố gắng tổng hợp mô-đun này với qu (at) rtus, không mong muốn chốt đang được tạo ra cho tất cả các mạng lưới sản lượng .. nó là sayin rằng add1_temp lưới, add2_temp, go_temp vv được giữ lại trước đây của họ giá trị thông qua một hoặc nhiều đường dẫn trong xây dựng ... luôn luôn bất cứ ai có thể giúp tôi trong việc giải quyết vấn đề này?

http://www.edaboard.com/viewtopic.php?p=735145 # 735.145

 
nó chỉ là vì u quên gán "add1_tmp, add2_tmp, .."tại bạn HUGE combniation luôn chặn.

By the way, nó không phải thông minh để viết như một khối lớn, luôn luôn, cố gắng biến riêng rẽ khác nhau vào các khối khác nhau.nó muốn được tốt hơn để gỡ lỗi.

 

Welcome to EDABoard.com

Sponsor

Back
Top