u có thể giải thích về điện áp giữ của ESD

[tomato]

hi ~ Tôi không biết lý do tại sao giữ điện áp thấp hơn là tốt sau khi snapback. cảm ơn trước.

 

[DenisMark]

Với thiết bị giữ thấp hơn điện áp ESD tiêu tan năng lượng ít hơn nhiều. Như bạn đã biết P = I * V. Vì vậy, thiết bị này có thể thực hiện nhiều hơn hiện tại trước khi sự cố nhiệt. Đó là lý do tại sao các điốt sự cố đảo ngược có khả năng bảo vệ ESD rất yếu.

 

[hung_wai_ming@hotmail.com]

Như những gì DenisMark cho biết, P = V * I, V là điện áp của bạn đang nắm giữ. Thiết bị khác nhau có Vhold khác nhau sau khi snapback, do đó, P là khác nhau và bạn có thể thấy một dòng điện lớn hơn có thể đi qua cho ESD nếu Vhold thấp. Ppl luôn luôn muốn tìm thấy thiết bị Vhold nhỏ để thực hiện nhiều hơn hiện tại trong quá trình DSM

 

[tomato]

cảm ơn tất cả .. hung_wai_ming ~ ~ .. PPL là những gì?

 

[prcken]

điện áp của bạn giữ được càng nhỏ càng tốt nhưng lớn hơn so với điện áp làm việc để ngăn chặn ESD chốt-up