Trong vấn đề đồng hồ không chắc chắn giá trị STA

[archillios]

hi guys, tôi thường thấy khó khăn Cố vấn kỹ thuật sau đây: set_clock_uncertainty 200ps thiết lập set_clock_uncertainty 100ps giữ giá trị sử dụng trong kiểm tra thiết lập được thiết lập lớn hơn giá trị sử dụng trong tổ chức kiểm tra? Cảm ơn!

 

[ljxpjpjljx]

bởi vì nó phụ thuộc vào bạn đồng hồ!

 

[dcreddy1980]

Hi, Bạn sẽ thấy những khó khăn này trước khi diễn ra và tuyến đường, trước khi chúng tôi có một cây đồng hồ cho các khối quy định. Thêm uncertainity phần cài đặt là quá hạn chế các khối này có thể được thực hiện bằng cách chạy các khối ở tần số cao hơn, tức là 10% so với tần số mục tiêu ur (Chỉ cần một ví dụ, tỷ lệ phụ thuộc vào thiết kế). Qua hạn chế khối đôi khi không thể lấy kết quả mong muốn. , Dcreddy

 

[rhythmrain]

[Quote = archillios hi guys, tôi thường thấy khó khăn Cố vấn kỹ thuật sau đây: set_clock_uncertainty 200ps thiết lập set_clock_uncertainty 100ps giữ giá trị sử dụng trong kiểm tra thiết lập được thiết lập lớn hơn giá trị sử dụng trong tổ chức kiểm tra? Cảm ơn [/b] 1) để làm cho chip chạy nhanh hơn như quy định trong silicon thực tế, chúng ta cần lợi nhuận hơn cho các thiết lập trong STA 2) nguồn gốc của sự không chắc chắn bao gồm: PLL jitter, đồng hồ nghiêng (trước khi CTS), OCV (trước sau định tuyến), bảo vệ lợi nhuận. thiết lập sự không chắc chắn nên bao gồm tất cả chúng. nhưng chúng ta có thể bỏ qua PLL jitter trong sự không chắc chắn giữ, và không chắc chắn OCV giữ có thể ít hơn so với thiết lập. Dù sao, tổ chức không chắc chắn luôn luôn ít hơn so với sự không chắc chắn thiết lập trong STA.

 

[archillios]

Các bạn, tôi có một số hiểu biết từ các cuộc thảo luận của bạn.