thu hút số lượng lớn trong bố trí các bóng bán dẫn

[perado]

Tôi muốn vẽ bố trí cho các mạch của tôi trong L-chỉnh sửa có NMOS và PMOS transisors là quan trọng để thu hút khu vực số lượng lớn cho điều này? bởi vì tôi thấy một số bố trí mà không có khu vực số lượng lớn, là nó đúng hay không?

 

[dgnani]

cad lớp yêu cầu phụ thuộc vào quá trình và các PDK, không được rút ra trong hầu hết các quy trình CMOS số lượng lớn

 

[perado]

Tôi sử dụng L-chỉnh sửa và sử dụng (mặc định) các lớp chung chung (không phải đặc biệt PDK) nếu tôi không rút ra khu vực số lượng lớn cho các bóng bán dẫn sau đó làm thế nào tôi tính toán diện tích bố trí (chip khu vực)?

 

[dgnani]

một lần nữa định nghĩa khu vực chip được xử lý phụ thuộc, trong một số trường hợp, nó có bao gồm các vòng con dấu khác chỉ được xác định bởi một bao vây tối thiểu để miếng, trong các trường hợp khác, nó đòi hỏi phải bổ sung thêm một lớp công nhận đặc biệt ở cấp cao nhất. Nó không có nhiều việc phải làm với định nghĩa hoặc các lớp recogniton thiết bị NMOS