thiết lập và tổ chức vi phạm thời gian

[vivek]

Hi làm rõ điều này: Nếu tôi phải lựa chọn giữa hai mạch, một trong những lý vi phạm thời gian thiết lập và khác với vi phạm thời gian giữ, mà phải là sự lựa chọn của tôi? Cách sửa chữa thiết lập là gì và tổ chức vi phạm thời gian trong mã rtl? Cảm ơn trước

 

[jjww110]

thiết lập có nghĩa là sự chậm trễ dài hơn một chu kỳ, bạn có thể làm giảm sự kết hợp logic giữa hai ffs, tổ chức vi phạm có thể cho phép tổng hợp công cụ sửa lỗi

 

[xuanzhu]

Nếu tôi phải làm sự lựa chọn, tôi sẽ làm sau này, bởi vì sau này có thể được cố định bằng cách thêm một số logic tổ hợp như vậy một cách dễ dàng

 

[power-twq]

Tôi nghĩ bạn nên chọn mạch với tổ chức vi phạm thời gian. bởi vì đối với vi phạm thời gian giữ, bạn có thể thêm sự chậm trễ để sửa chữa nó, nhưng setuo thời gian, bạn chỉ có thể thiết kế lại mạch của bạn để cải thiện tốc độ. lời chúc mừng tốt đẹp nhất [quote = vivek] Hi làm rõ điều này: Nếu tôi phải lựa chọn giữa hai mạch, một trong những lý vi phạm thời gian thiết lập và khác với vi phạm thời gian giữ, mà phải là sự lựa chọn của tôi? Cách sửa chữa thiết lập là gì và tổ chức vi phạm thời gian trong mã rtl? Cảm ơn trước [/quote]

 

[circuit]

vi phạm thiết lập có thể được giải quyết bằng hệ thống đang chạy một chiếc đồng hồ thấp hơn nếu có thể ... tổ chức vi phạm thời gian có thể được giảm bằng cách thêm bộ đệm giữa của FF trên dữ liệu đường dẫn.

 

[no_mad]

Mạch với vi phạm thời gian giữ, u có thể sửa chữa nó trong quá trình bố trí (P & R) hoặc trong DC. Thêm sự chậm trễ (bộ đệm) Nếu u có sự sang trọng để thiết kế lại hoặc tối ưu hóa các mạch ... sau đó đi trước với mạch vi phạm thiết lập anh chàng. Cuối cùng, nó là ur gọi. Tôi chỉ đưa ra ý kiến của tôi. Hy vọng nó sẽ giúp

 

[nittinsharma80]

Mạch với hành vi vi phạm thiết lập liên kết với thất bại trừ khi tần số hoạt động giảm. Sửa vi phạm tổ chức dễ dàng hơn và doesnt tốc độ ckt hiệu lực nhiều nên việc đi hái rằng thiết kế là bột vì nó có thể được sửa chữa một cách dễ dàng.

 

[dBUGGER]

hi vivek, là không có vấn đề lựa chọn giữa hai. Bith có thể được sửa chữa. Các hành vi vi phạm thiết lập có thể được sửa chữa bằng cách chạy thiết kế của bạn ở tần số thấp hơn hoặc có thiết kế lại logic của bạn để nó mang lại cho hiệu suất tốt hơn so với bản gốc. Giữ vi phạm không phải là phụ thuộc vào kim. hoạt động. Điều đó có thể được loại bỏ bằng cách lenghtning các dấu vết tại P & R hoặc bằng cách thêm bộ đệm trong các đường dẫn dữ liệu để dữ liệu đến một chút trễ đối với cạnh đồng hồ hoạt động.

 

[Sparc]

Hi, cuộc thảo luận này đã được thực hiện trước đó và kết luận như thế này: http://www.edaboard.com/viewtopic.php?t=80004&highlight=hold+violation , thiết lập hành vi vi phạm có thể được sửa chữa Giữ thời gian ngay cả sau khi thiết kế được thực hiện / prototyped, bằng cách chạy nó ở một tần số đồng hồ giảm; vi phạm cần bộ đệm được thêm vào trong con đường quan trọng (dữ liệu) và do đó không thể được sửa chữa sau khi thực hiện. Vì vậy, Hold vi vi phạm thời gian là một sự lựa chọn rõ ràng. các giáo viên nói làm những gì?

 

[feel_on_on]

chọn thứ hai với hành vi vi phạm giữ! tổ chức vi phạm sẽ được cố định trong back-end!

 

[rakeshnunna]

Tôi nghĩ rằng lựa chọn thiết lập hành vi vi phạm better.bcoz như đã nói trước đó thiết lập lên có thể được cố định bằng cách giảm frequence.if operting chúng tôi không thể sửa chữa vấn đề tổ chức, chúng ta không có thể tiến hành thêm