thiết kế pipelined ADC

[noiseless]

Vì ADC pipelined cuối giai đoạn kỹ thuật số có thể không được sửa chữa, cần sử dụng phương pháp đặc biệt để đối phó với?Có ai biết làm thế nào để làm điều đó?Trong luận án Abo Berkeley, ông đã không đề cập đến điều đó?Hoặc đó là không cần thiết để làm điều đó?

 

[ezt]

Chào.
Như bạn đã biết, lỗi và tiếng ồn của giai đoạn này cuối cùng sẽ được chia cho được toàn bộ các giai đoạn trước đó để có đầu vào-gọi lỗi hoặc tiếng ồn.Do đó, thiết kế của nó sẽ rất thư giãn.Quy ước, chúng tôi cho rằng giai đoạn này không chứa lỗi nào cả.

be degraded dramatically.

Nhưng nếu giả định này không giữ đúng, sẽ có một lỗi trong LSB của số lượng cuối cùng và SNDR tổng số sẽ không
bị xuống cấp đáng kể.Đây là lý do chính mà không ai nói về các phương pháp thiết kế giai đoạn cuối.

Kính trọng,
EZT

 

[noiseless]

Ezt,

Cảm ơn.Tuy nhiên, nếu các bit cuối cùng là không chính xác, sẽ có DNL lớn hơn 1bit.Làm thế nào là công nghiệp, người dân suy nghĩ về điều đó?

Đánh giá cao

 

[noiseless]

Chỉ cần đặt nó vào đầu trang để thu hút sự chú ý nhiều hơn nữa.

 

[talama]

Chào
Tôi muốn truyền tải dữ liệu từ ADXL202 với máy PC, tôi không thể hiểu được ADC của AVR, Vì vậy, tôi muốn giúp vấn đề này

 

[schwang1970]

chỉ cần đơn giản adc kiện đèn flash, tính chính xác giai đoạn cuối cùng là suy thoái.Đầu tiên là giai đoạn quan trọng nhất.

 

[carlyou]

ezt, nếu tôi muốn làm một 10bit, 100Mbps ADC hệ thống đường ống thiết kế, ngày cấp hệ thống, làm thế nào để bắt đầu và có các thông số cần được cân nhắc?
carl