Thiết kế các vấn đề trong 1.5b plpelin A / D chuyển đổi

[Tahar]

Hi Guys, câu hỏi của tôi là về thiết kế của một giai đoạn (1.5b/stage plpeline A / D chuyển đổi) Sau đây là các thông số kỹ thuật: a / Công Nghệ CMOS 0,18 um UMC b / [b ] Cung cấp điện áp 1,8 V [/b] c / 1,5 bit giai đoạn d / tối đa tỷ lệ lấy mẫu 20 MS / s e / Differential đầu vào phạm vi 1Vppd [/u] Giai đoạn này là thực hiện theo tradionnaly các hình ảnh đính kèm. Bạn thấy rằng các khối nhà chính của thiết kế này là phụ ADC, DAC-sub, đạt được và giữ mạch mẫu. Ông có thể cho tôi một số phụ ADC và DAC phụ, đạt được và giữ mẫu, cấu trúc cho các yêu cầu cụ thể của dự án này (b /) và (d /), Cảm ơn u trước,: - )

 

[totoro]

tại sao không tham khảo một số bài báo hoặc luận án? độ phân giải bạn đã không được đề cập là một xem xét quan trọng của việc lựa chọn kiến trúc pipelined.

 

[Tahar]

Vâng, nếu có một luận án hoặc giấy tờ cho các đặc điểm kỹ thuật cụ thể, không có pb. Bây giờ về độ phân giải, dự kiến 4 giai đoạn đó phải đạt đến một độ phân giải bit 10. Tuy nhiên, nếu chỉ có giai đoạn một là cần thiết và chúng ta biết rằng chúng ta cần 1,5 bit / stage....what có thể là vấn đề nói chuyện về độ phân giải tổng thể? (Tôi là một người mới bắt đầu trong lĩnh vực này, không ngạc nhiên nếu u nhìn thấy những sai lầm mới bắt đầu)

 

[nxing]

kiểm tra một số thesises từ Berkeley và bạn sẽ tìm thấy một số một khá hữu ích.

 

[ezt]

Hi. Có một luận án rất hữu ích bên cạnh Berkeley. tìm HUT (Helsinky Đại học Công nghệ) website. ở đó bạn có thể tìm thấy thông tin thú vị về thiết kế đường ống dẫn ADC đặc biệt là trong Waltari luận án. Kính trọng, EZT

 

[MLR67]

Hi, EZT bạn là đúng. Bạn sẽ có thể tìm thấy những luận án ADC tại URL này: http://lib.tkk.fi/Diss/2002/isbn9512259087/ và những người khác.

 

[opamp741]

Chi ADC: 3b Flash ADC DAC + Sub Gain: Switched Cap Amplifier + Adder + Subtartctor Amplifer cho Gain + SH: Cascode khuếch đại có hoặc woithout giai đoạn thứ 2 (phụ thuộc vào tăng ur req) sánh cho flash: Preamp sau chốt hỏi tôi nếu u hav bất kỳ nghi ngờ gì nữa .. [Size = 2] [color = # 999999] Thêm vào sau khi 2 phút: [/color] [/size] [quote = yibinhsieh] ở đây là một luận án cho pipieline ADC. Hy vọng nó sẽ giúp bạn. Nghi Tân [/quote]. Cho nhiều dữ liệu hơn trên đường ống dẫn ADC đi đến http://kabuki.eecs.berkeley.edu/adc/adc.html

 

[tuza2000]

tại sao bạn đã chọn 20ms / s?

 

[manissri]

u có thể đi cho các trường đại học umaine và tìm thấy những luận án của socklingum umaine.edu / VLSI

 

[hubert008]

Tôi nghĩ bạn nên sử dụng hai giai đoạn OTP.

 

[careking]

bạn có thể tham khảo cuốn sách của Allen.

 

[kytan]

Có rất nhiều giấy tờ về các loại thiết kế. Để bắt đầu đọc tất cả các giữa năm 1990 Berkeley luận án về đường ống dẫn ADC, tại trang web của Paul Gray. Sau đó tìm kiếm cho tất cả các giấy tờ về thiết kế điện điện áp thấp thấp. Quan trọng để suy nghĩ về độ phân giải cho mỗi giai đoạn, nhân rộng tụ điện, và cho dù bạn muốn hay không SHA cho thiết kế điện năng thấp trước khi bạn bắt đầu thiết kế cấp độ thấp

 

[yeziwong]

tôi nghĩ rằng các điểm chính là OPA, và bạn nên biết các spec. của nó, chẳng hạn như DC đạt được, GB, vv

 

[aminmahdi]

hi đính kèm tập tin là "thử nghiệm piplne analog để chuyển đổi kỹ thuật số"

 

[yellff]

giai đoạn là bao nhiêu bạn sử dụng? và làm thế nào về tần số của tín hiệu và tốc độ lấy mẫu đồng hồ?