Thế nào là tốt nhất cho các chương trình @ ltera 7032

[picelec]

nào là tốt nhất cho các chương trình compil @ ltera 7032.
Cảm ơn

 

[vi / mp]

IMHO, cho nhỏ CPLD như 7032, các bests là đơn giản:

-Max PlusII

Đối với tôi VHDL, AHDL và đồ họa cho các mục nhập được chọn OK
7000 series.

Sớm qu (at) rtus TẤT CẢ 7000 sẽ hỗ trợ, bao gồm 7000S

Kính trọng

 

[my_garden]

Sử dụng loại này nhỏ cpld, bạn
muốn tốt hơn để sử dụng schematic với MaxII 2.
Bởi vì phần mềm này chức năng
của HDL là quá xấu.

 

[Nhanh hơn]

Sử dụng MAX PLUS II 10,2 cơ sở, là miễn phí từ trang web ltera @.Tôi
đã sử dụng và rất tốt là một mảnh phần mềm, nếu bạn làm việc với schematics mục.Rất nhanh chóng và thẳng chuyển tiếp, dễ hiểu.

Bạn cũng có thể thử qu (at) rtus nhưng không có hỗ trợ cho các thiết bị 7000, chỉ 7000A và 7000E.qu (at) rtus cũng được miễn phí cho tải về.

 

[ted]

Với Max II Plus 10/2 cơ bản các mục nhập AHDL thiết kế có thể được cũng hữu ích cho bạn.Đây là loại Abel , có kiểm soát tốt đã tạo ra logic.

Nếu schematics mục là tốt hơn hoặc tệ hơn hơn ví dụ AHDL phụ thuộc vào cả những gì bạn làm và những gì là sở thích của bạn và các kỹ năng hiện có.Tôi cảm thấy cá nhân viết Abel, AHDL, hoặc VHDL này thường dễ dàng hơn và nhanh hơn vẽ schematics.

Đối với các thiết bị như vậy tôi tin rằng VHDL là có thể không tối ưu.Nếu bạn muốn thử nó, hãy kiểm tra xem nếu các phiên bản miễn phí OEM Leonardo Spectrum chip hỗ trợ mục tiêu của bạn - nó là chỉ descent cách VHDL bằng cách sử dụng trong khi sử dụng Max II Plus.Các bản VHDL compiler trong MAX II là chỉ là một xấu joke.

 

[henrik2000]

Picelec đã được yêu cầu nào là tốt nhất các công cụ cho nó ..

Tôi xin nói rằng, ngay cả khi cộng thêm tối đa với công việc làm II, qu (at) rtus II phiên bản 2,1 là chắc chắn mạnh mẽ nhất để làm điều đó.Hỗ trợ cả verilog và VHDL đầu vào và trộn bên ngoài của lõi IP (hay một phần của riêng bạn) trong một cách dễ dàng.

Một lợi thế sử dụng một công cụ mạnh như vậy với một thiết bị nhỏ bé 7032, là đối với một số, khả năng tìm hiểu các công cụ mà không cần phải chờ đợi giờ để phát hiện ra rằng khi bạn thực hiện một lỗi.

Có đó, trong tôi, không có công cụ hay nhất ..Tuy nhiên, công cụ phù hợp với cách thức
của mỗi cá nhân của thiết kế.Thú vị là một cách để mô phỏng (bằng cách sử dụng modelsim) optimise với Leonardo định ..Và sau đó biên soạn cho một nhà cung cấp cụ thể ví dụ như: Actel, @ ltera xilinx hoặc khác ..Bằng cách này, bạn biết trước rằng các công trình thiết kế của bạn trước khi cam kết thực tế silic.