thấp gm / ID = phạm vi tuyến tính đầu vào lớn?

[happsky]

Hi tất cả, bộ đệm được thực hiện bằng cách sử dụng một cặp khác biệt giữa NMOS kích thước cho một gm tương đối thấp / ID để đạt được một loạt các đầu vào lớn tuyến tính vào chi phí của effciency điện. Tại sao thấp gm/ID---> một phạm vi lớn tuyến tính đầu vào? và hiệu quả năng lượng thấp? cảm ơn bạn rất nhiều!

 

[erikl]

Tại sao thấp gm/ID---> một phạm vi lớn tuyến tính đầu vào?

Tìm ở đây một mối quan hệ giữa hiệu quả transconductance gm / Id và 1dB nén điện áp đầu vào: View attachment 76546 điện áp đầu vào 1dB nén, VINDIF1dB, một cặp khác biệt giữa điện áp đầu vào khác biệt giữa sự khác biệt giữa sản lượng hiện tại được nén 1 dB thấp hơn giá trị lý tưởng của nó. Và tại sao như vậy? Xem ví dụ như [COLOR = "blue"] David M. Binkley [/COLOR] "Cân bằng và Tối ưu hóa trong thiết kế Analog CMOS", chap. 3.8.2.6 Distortion .

 

[happsky]

Tìm một mối quan hệ giữa hiệu quả transconductance gm / ID và 1dB nén điện áp đầu vào: View attachment 76546 điện áp đầu vào 1dB nén, VINDIF1dB, một cặp khác biệt giữa các khác biệt giữa điện áp đầu vào nơi mà các dòng khác biệt giữa đầu ra được nén 1 dB thấp hơn giá trị lý tưởng của nó. Và tại sao như vậy? Xem ví dụ như [COLOR = "blue"] David M. Binkley [/COLOR] "Cân bằng và Tối ưu hóa trong thiết kế Analog CMOS", chap. 3.8.2.6 Distortion

Cảm ơn bạn rất nhiều ~