S
sheikh
Guest
Xin chào Cháu yêu quý, tôi đã viết một mã VHDL và sau đó tổng hợp nó. Kết quả tổng hợp có chứa một đơn vị rằng nó không phải là trong đường dẫn dữ liệu của tôi (trong sung đính kèm, giữa ADD / SUB và đăng ký kết nối với nó). nó là một FD (một D_ff 32 bit), bạn có thể xin vui lòng cho tôi biết, tại sao ISE sản xuất đơn vị này sau khi tổng hợp? và làm thế nào tôi có thể thay đổi mã sau đó, ADD / SUB trực tiếp kết nối với REG_4? Kính trọng Mostafa [ATTACH = CONFIG] 80.592 [/ATTACH]
Code:
mux4: mux_2x1_32bit cổng bản đồ (input1 => C1_sig, input2 => C3_sig, SEL => Select_1, OUTPUT => out_mux4_sig); quá trình (CLK) bắt đầu nếu (CLK = '1 'và clk'event) sau đó nếu add_sub_0 = '0' sau đó out_Add_sub_1_sig CLK, Rout => C4_sig);