Tỷ lệ xoay của một giai đoạn MDAC trong pipelined ADC!

[chandra3789]

frnds i am mô phỏng MDAC giai đoạn trong pipelined ADC ........ Các dạng sóng đầu ra được hiển thị dưới đây ...... Các chức năng của DAC là làm việc tốt nhưng khi bạn có một cái nhìn chặt chẽ tại các dạng sóng đầu ra, bạn có thể nhìn thấy sườn tiêu cực và tích cực của các dạng sóng đầu ra. Thời gian đạt đến giá trị cuối cùng được phân chia như slewing thời gian và thời gian giải quyết ....... nếu bạn quan sát tích cực slewing khá thích hợp và không có vấn đề với nó ..... nhưng sản lượng dốc tiêu cực không phải là slewing đúng nghĩa là, độ dốc không phải là một hằng số .... vì điều này, đầu ra tiêu cực là một bit sai lầm và lỗi là không thể chấp nhận được ...... vì vậy xin vui lòng cho tôi biết lý do tại sao slewing tiêu cực là không đúng? những gì có thể là lý do cho nó?

 

[dick_freebird]

Hình như phía dưới có một đặc tính RC (giống như một bể chứa chạy ra ngoài khoảng không và đi trở kháng thấp) trong khi đầu có một đặc tính không đổi hiện nay. Nhưng tôi đặt câu hỏi liệu một tốt hơn so với người khác nếu họ giải quyết lỗi tối thiểu trước khi cạnh đồng hồ tiếp theo.

 

[chandra3789]

xin chào dick_feebird ....... thưa ông, vấn đề là đầu ra dốc tiêu cực là không giải quyết cho tính chính xác mong muốn trong thời gian mong muốn ....... theo hàng loạt tỷ lệ và độ dốc đầu ra tích cực đầu ra nên giải quyết với độ chính xác 0,1% của giá trị cuối cùng của nó trong vòng 5ns ... sản lượng độ dốc tích cực làm việc tốt, nhưng vì điều này loại RC đặc tính sản lượng độ dốc tiêu cực là dành thời gian rất dài để giải quyết ..... tôi đã cố gắng trao đổi các yếu tố đầu vào, ngay cả trong trường hợp đó sản lượng độ dốc tích cực là làm việc đúng, nhưng một trong những khác là không phù hợp ..... plz giúp tôi .....