Tổng hợp sử dụng Nội dung thiết kế Compilor

D

Digiworld

Guest
Dear All
Tôi có một mô hình RTL Verilog.Tôi muốn tổng hợp bằng cách sử dụng mô hình của tôi compilor thiết kế.Ai sẽ cho tôi ho i nên tiếp tục nếu tôi muốn VDD của tôi đến 0,6 hoặc để sử dụng công nghệ 130nm.

Cảm ơn trước.

 
chào,

2cents của tôi,

* Bạn cần có thư viện
* Bạn cần phải có những hạn chế thiết kế

để hiểu rõ hơn về lưu lượng truy cập syntehsis
http://www.vlsichipdesign.com/index.php/Chip-Design-Articles/asicsynthesisflow.html

http://www.vlsichipdesign.com/index.php/Chip-Design-Articles/synopsysconstraints.html

myprayers,
chip thiết kế được thực hiện dễ dàng
http://www.vlsichipdesign.com

 
Tôi sử dụng UMC 130 thư viện công nghệ cao.Tôi có thể thiết lập các điều kiện hoạt động như là tốt.Tuy nhiên, mối quan tâm là Làm thế nào tôi sẽ thiết kế và sức mạnh tổng hợp của tôi đo lúc nói 0,4 (volt)?

 
You must log in or register to reply here.

Welcome to EDABoard.com

Sponsor

Back
Top