tốc độ cao OpAmp thiết kế cho SAR ADC

[vladimir1984]

Chào mọi người!

<img src="http://www.edaboard.com/images/smiles/icon_biggrin.gif" alt="Very Happy" border="0" />Tôi thiết kế một đơn đã kết thúc 12-bit, phụ trách phân phối lại SAR ADC.Và bây giờ tôi đáp ứng được các vấn đề với một ảnh hưởng lớn đến offsets MOS độ phân giải của ADC.Là thành phần chính trong SAR ADC là comparator, mà quyết định, về nguyên tắc, tính chính xác tổng thể của mạch, bình thường bù đắp của 10mV của MOS trong công nghệ CMOS 0.6ľm của tôi giới hạn resolutiion đến 8-bit.
Các offset của OpAmp bình thường của tôi là về 140ľV theo mô phỏng điển hình.
Vì vậy, trong 12 bit SAR ADC với tỷ lệ thông 100KS/sec tôi cần các OpAmp với đạt được không ít 83dB at 1.2MHz.Không có tôi có OpAmp với 83dB chỉ ở 100Hz.
Bất cứ ai có thể cung cấp tư vấn cho tôi một số hoặc liên kết hoặc ví dụ về thiết kế cao đạt được OpAmp ở tần số hơn 1MHz.
Tại sao tôi sử dụng OpAmp như so sánh trong SAR ADC?Lý do là sau đây, tôi cần phải thực hiện bù đắp hủy bỏ, và tôi không thể làm cho nó với comparator usuall, mà không đạt được sự thống nhất ổn định.
Có lẽ đó là kỹ thuật đặc biệt của hủy bỏ bù với comparator usuall?Xin vui lòng chia sẻ kiến thức của bạn trong lĩnh vực này.

Nhờ sự giúp đỡ nào!

 

[maxwellequ]

Đầu tiên, tôi khuyên bạn nên đọc bài báo về SAR ADCs với các thông số kỹ thuật tương tự như của bạn (Tôi chắc rằng bạn có thể tìm thấy điều này).

Việc so sánh sử dụng cần có một "latched comparator", sử dụng thông tin phản hồi tích cực.Điện áp bù đắp có thể được giảm bằng cách sử dụng trước khuếch đại giai đoạn trước khi so sánh latched, nơi bị hủy bỏ có thể bù đắp được thực hiện (OOS / IOS - xem cuốn sách Razavi về chuyển đổi dữ liệu chẳng hạn).

Cuối cùng, tại sao bạn cần một điện thế nhỏ bù đắp cho những so sánh trong một ADC SAR?Là điện áp offset của ADC một đặc điểm kỹ thuật quan trọng?

Kính trọng

 

[vladimir1984]

Cám ơn các câu trả lời.
Lý do của comparator bù đắp nhỏ nó sau.The (offset của so sánh hoặc ngưỡng điện thế, tôi nghĩ rằng đó là tương tự) nó là sự khác biệt của điện áp đầu vào của so sánh mà so sánh có thể giải quyết.Khi tôi có một SAR 12 bit ADC với Vref = 4V, nó có nghĩa là bước quantization Vlsb = Vref / 2 ^ N = 0.97mV.Vì vậy, nếu tôi có so sánh mà có thể giải quyết những khác biệt duy nhất lớn hơn 10mv ví dụ, tôi sẽ có một Inl lớn và DNL lỗi.
Yeah, preamplifier phải giúp đỡ để giải quyết vấn đề này

 

[maxwellequ]

vladimir1984,

Đối với một số lý do, đó là một quan niệm sai lầm thông thường trong thiết kế của SAR ADCs.Một trong những ngày này tôi muốn hiểu tại sao ...

Điện áp offset của comparator sẽ ảnh hưởng đến mức quá trình chuyển đổi mã của ông ADC (tức là nó sẽ thay đổi, từ giá trị lý tưởng, điện áp đầu vào lúc mà sự chuyển tiếp giữa các mã đầu ra liên tiếp xảy ra).Nhưng, và điều này là rất quan trọng, nó sẽ thay đổi TẤT CẢ các cấp độ chuyển tiếp mã bằng số tiền CÙNG (nếu bạn nghĩ một chút về điều đó, bạn sẽ thấy rằng tôi là đúng.)

Vì vậy, điện áp offset của comparator giới thiệu một điện áp bù đắp vào chức năng chuyển giao tổng thể của ADC - ADC điện áp bù đắp.Nó không gây ra vấn đề linearity.Vì vậy, bạn chỉ cần phải đảm bảo comparator thấp bù nếu ADC bù điện áp là một tham số quan trọng cho các ứng dụng của bạn.

Kính trọng

 

[vladimir1984]

Cảm ơn bạn rất nhiều.Tôi đã sai.
Tôi cố gắng để thiết kế một comparator latched, với một chốt tái tạo.
Và tôi nên để chính xác các yêu cầu đặc điểm kỹ thuật.

 

[maplefire]

so sánh của bạn phải đạt đến độ phân giải 12bit, hoặc SAR của bạn A / D có thể không được 12bit.
thường autozero hoặc hủy bỏ bù đắp được sử dụng trong so sánh này.

 

[maxwellequ]

maplefire,

Bạn không có quyền.Và tôi đã thiết kế một vài 12-bit SAR ADCs rằng làm việc đúng, trong trường hợp bạn đang tự hỏi.
Tôi khuyên bạn nên suy nghĩ một chút trước khi bắt đầu với nhà nước điều sai, mà chắc chắn sẽ không giúp đỡ người khác.

Kính trọng.

 

[vladimir1984]

Kính maxwellequ

Như tôi biết bạn có một số kinh nghiệm về thiết kế thành công SAR ADC.Có thể là bạn có thể cho tôi một số lời khuyên liên quan đến kiến trúc của SAR ADC.Gì hơn là sự kết hợp tốt hơn cho các DAC, chỉ có mũ, hoặc nắp lai và điện trở.Bây giờ tôi có vấn đề, tôi thực hiện phân tích độ lệch của điện dung ở 60 MC chạy và 2 góc trên nhiệt độ -40 đến 150.Kết quả là rất tồi tệ hơn, 25% cho CpolyCpolyG.
Nó gần như là imposible để đạt được linearity tốt với không phù hợp như vậy.Bởi vì nhiệm vụ của tôi là thiết kế đơn giản đơn đã kết thúc 12-bit ADC SAR phí phân phối lại mà không có mũ kỹ thuật đo đạc.Ý của bạn sử dụng nó?

Lời chúc mừng tốt đẹp nhất

 

[incanada1]

8bits của tôi.SAR ADC là 0.35um, mà có thể nói cho deifference đầu vào lúc thấp như 10uV để preamplifier giai đoạn 200mV.using đa và tái tạo chốt như so sánh,
oos, ios không used.-3dB băng thông là khoảng 10MHz

 

[maplefire]

maxwellequ:

nếu so sánh của bạn chỉ có 10 resulotion chút,
làm thế nào bạn có thể đảm bảo SAR của bạn để làm việc một cách chính xác
với một đầu vào 12 bit?

có rất nhiều thiếu mã số với độ phân giải bit đầu vào cao hơn 10.

SAR của bạn là một chip thật hay chỉ là mô phỏng một?

có lẽ bạn chưa chăm sóc thiếu ở tất cả các mã.

 

[bastos4321]

maplefire đã viết:

maxwellequ:nếu so sánh của bạn chỉ có 10 resulotion chút,

làm thế nào bạn có thể đảm bảo SAR của bạn để làm việc một cách chính xác

với một đầu vào 12 bit?có rất nhiều thiếu mã số với độ phân giải bit đầu vào cao hơn 10.SAR của bạn là một chip thật hay chỉ là mô phỏng một?có lẽ bạn chưa chăm sóc thiếu ở tất cả các mã.

 

[maxwellequ]

Maplefie,

Hãy tưởng tượng một ADC SAR, nơi trước khi so sánh có một tụ điện mà chuyển sang các mẫu điện áp đầu vào, và, nối liền đến tham khảo các điện áp tạo ra bởi một cái thang điện trở, để tìm tài liệu tham khảo gần điện áp đầu vào mẫu.
Hãy lấy ví dụ về một 12bit SAR ADC với 2 V phạm vi quy mô toàn - LSB = 2 / 4096 = 0,488 mV, trong đó có một thang điện trở mà tạo ra các điện áp tham chiếu 4095 (thường có một số loại phân khúc, nhưng chúng ta hãy xem xét việc này đơn giản trường hợp).Cuối cùng, hãy xem xét rằng sự so sánh có điện áp offset của 5 mV (tức là hơn 10 LSBs).

Bây giờ, hãy trả lời câu hỏi: "điện áp đầu vào điện áp giá trị mà làm cho đoạn code đầu ra của sự thay đổi SAR ADC 0-1 là gì?"
Nếu không có điện áp bù lại nó sẽ là vi = LSB = 0.488mV, nhưng do sự bù đắp đó là vi = 5.488mV -> hơn 10 LSBs đi.

Không có bạn đang nói: "Hãy xem, đã nói với bạn như vậy ...".Vâng, giữ một chút.Và những gì về câu hỏi: "điện áp đầu vào điện áp giá trị mà làm cho đoạn code đầu ra của sự thay đổi ADC sar 2047-2048 là gì?".Nếu không có điện áp bù lại nó sẽ là vi = 2048xLSB = 1V, nhưng do điện áp bù đắp quá trình chuyển đổi xảy ra ở vi = 1,005 mV -> một lần nữa hơn 10 LSBs đi ...

Vì vậy, do điện áp offset của so sánh này, chúng tôi có một độ lệch lớn trong cả hai cấp độ chuyển tiếp mã được coi là ở trên.Điểm có ích là, mặc dù độ lệch quá lớn, IT IS CHÍNH XÁC CÙNG FOR THE HAI CODES ....và cho mã NÀO sản lượng khác mà bạn có thể xem xét.
Điều này có nghĩa là bù đắp của so sánh các ca chức năng chuyển Full của ADC - tức là nguyên nhân của ADC phải có một bù đắp - nhưng KHÔNG nonlinearities gây ra (cho này để xảy ra sự bù đắp của comparator sẽ có gây ra độ lệch mã phụ thuộc, trong đó không xảy ra).

Trong một ADC SAR, Inl và DNL là do các mismatches giữa các yếu tố của DAC (điện trở thang trong ví dụ trên)

Kính trọng.

PS1: Silicon đã được kiểm chứng, không có mã số người mất tích, phong nha Inl và DNL.
PS2: Thanks Bastos.

 

[jordan76]

Hi maxwellequ,

"Trong một ADC SAR, Inl và DNL là do các mismatches giữa các yếu tố của DAC (điện trở thang trong ví dụ trên)"

Bạn có chia sẻ kinh nghiệm của bạn và kiến thức của bạn đang sử dụng phương pháp gì để giảm thiểu mismatches giữa các bậc thang điện trở?Cảm ơn!

kính trọng,
jordan76

 

[maxwellequ]

Các khu vực của điện trở phải được lấy từ mô phỏng Monte-Carlo.Sau đó thực hiện theo các quy tắc thông thường để bố trí tương tự tốt (cùng một định hướng, sử dụng núm vú, ...)

 

[captab]

maxwellequ,

Tôi làm việc ngày 10 bit ADC SAR với 4MSPS/Bits.Trong thực tế, tôi có tập đầu tiên của postsilicon Inl / DNL cho cùng một kết quả mà không ở spec.From kết quả, Inl là cách hiểu của spec với các thay đổi trong Inl cho người đầu tiên & cuối 64 mã.ADC là lai với 4bit MSB RDAC & Bit 6 LSB CDAC.Bạn có thể xin vui lòng giúp tôi ra con số đó là nó chỉ có vấn đề liên quan đến RDAC hoặc CDAC & so sánh.

Kính trọng,
captab

 

[maxwellequ]

captab,

Dường như bạn có vấn đề Inl trong các mã thu được do CDAC, khi kết nối vào thiết bị đầu cuối của điện trở đầu tiên và cuối cùng.Tôi khuyên bạn nên kiểm tra xem nó bạn không có vấn đề thả IR trong những kết nối.

Kính trọng