Tần số cao PSRR trong bandgap

[Megh]

Xin chào, Thiết kế một volt phụ (Banba Type) bandgap. Tôi gặp vấn đề mà PSRR tần số thấp của tôi là nói-40dB và sau đó PSRR tăng lên đến-29dB tại nói 10MHz và sau đó lại bắt đầu giảm. Cần phải cải thiện này đạt đỉnh điểm trong PSRR đường cong. Xin vui lòng giúp đỡ về điều này. Sự hiểu biết của tôi là: 1) DC PSRR được điều chỉnh bằng cách tăng vòng lặp và tỷ lệ devider điện trở. 2) PSRR tần số cao về cơ bản cư xử cách đảo ngược hình ảnh đạt được của vòng lặp của bạn. Nếu sự hiểu biết này là chính xác thì tôi không thấy một số không (trên đường cong được) gần tần số PSRR của tôi bắt đầu đi lên dốc. Xin vui lòng giúp đỡ này Thanks

 

[dick_freebird]

Được chuyển tiếp của bạn trong bộ khuếch đại, chỉ là một phần của câu chuyện (và có lẽ không phải là một phần đáng kể). Nhìn vào giá đỡ thiên vị của bạn và cung cấp sản lượng đường dẫn khác mà "nên" được cung cấp điện áp độc lập, nhưng không bao giờ có thể hoàn toàn được. Preregulating một LDO thô là một cách để bump PSRR, nếu bạn có các khoảng không. Điều này cần không phải là DC-tuyệt vời, chỉ cần AC-tách rời. Bạn cũng có thể, lọc các bandgap với RC nếu bạn có thể chịu đựng một sự suy yếu của ổ đĩa (tải reg làm giảm, nhưng một cái gì đó mà chỉ có lái xe tải điện dung có thể không quan tâm).

 

[PaloAlto]

Bạn có thể di chuyển trở lên trong tần số điểm khởi đầu của độ dốc tăng bằng cách cải thiện băng thông của bộ khuếch đại bandgap (giả sử chúng ta đang nói PnP-loại bg) Bạn có thể di chuyển xuống trong tần số cao điểm của phản ứng PSRR bằng cách thêm điện dung đầu ra nút Chúc may mắn

 

[saro_k_82]

Như dick_freebird đã nói, nó là TF từ việc cung cấp các vấn đề đầu ra cho PSRR và không phải là TF vòng lặp. Có thể có nhiều con đường song song với sản lượng từ nguồn cung cấp và sự hiện diện của không không phải là một bất ngờ. Có thể là số không nổi bật do cách bạn đã bổ sung thêm nắp cho sự ổn định. Nó sẽ là khó để nói mà không nhìn vào mạch.

 

[Megh]

Thanks Dick và PaloAlto, tôi sẽ cố gắng đưa RC tại đầu ra là bg sẽ lái xe nắp đầu vào của LDO. Điều này có vẻ như một phương pháp bạo lực (về cơ bản giết chết BW) mặc dù. BTW @ PaloAlto: - Cải thiện BW của bộ khuếch đại sẽ thay đổi tần số đạt đỉnh, nhưng nó sẽ không làm giảm đỉnh cao. Vì vậy, tiếng ồn tần số vẫn sẽ tạo ra một vấn đề? Tôi nghĩ chỉ có cách để giết chết các PSRR là nắp VBG đầu ra. Xin vui lòng nhận xét. Cảm ơn thời gian của bạn [size = 2] [color = # 999999] Thêm vào sau khi 2 phút: [/color] [/size] xin lỗi tôi có nghĩa là Thanks dick_freebird ... in ***** xin lỗi cho điều đó. @ Saro: - Tôi được thêm vào nắp bồi thường giữa cổng PMOSs (cửa khẩu được kiểm soát bằng cách khuếch đại) và VDD.

 

[PaloAlto]

[B = Megh Cải thiện BW của bộ khuếch đại sẽ thay đổi tần số đạt đỉnh nhưng nó sẽ không làm giảm đỉnh cao. Vì vậy, tiếng ồn _AT_ tần số mới vẫn sẽ tạo ra một vấn đề [/b] Cải thiện BW sẽ thay đổi tần số đạt đỉnh, do đó, nếu giảm độ dốc được tạo ra bằng cách tách các điện áp đầu ra được duy trì, độ dốc tăng lên đỉnh cao được cắt ở giá trị thấp hơn, do đó, cao điểm thấp

 

[toctory]

Trong LDO của bạn, điện áp tham chiếu cũng có thể lấy từ sản lượng BG tiếp tục cải thiện các PSRR. Tuy nhiên, một số nỗ lực phải được thực hiện để tránh những vấn đề khởi động trong cấu hình này.