tải về FPGA

  • Thread starter amitgangwar_vlsi
  • Start date
A

amitgangwar_vlsi

Guest
hello everybody ......

i am Tring để tải về mã VHDL trên FPGA, nhưng tôi đang phải đối mặt với một số vấn đề.i đang sử dụng phiên bản đánh giá 8,2 Xilinx và gói mẫu spartan3e hội đồng và điện thoại là XC3S100E TQ 144.i đang sử dụng chương trình mẫu được với Ban lãnh đạo mẫu được truy cập.dòng chảy của tôi là quá trình này ....kiểm tra cú pháp-> tổng hợp -> gán pin (UCF) -> dịch (ngd) -> lập bản đồ (NCD) -> địa điểm và tuyến đường -> tạo lập trình tập tin (file bit) -> cấu hình tác động -> biên chế độ quét -> thêm Xilinx thiết bị -> chương trìnhnhưng nó đã được đưa ra lỗi liên quan đến thiết bị unmatch id, sau đó tôi buộc phải tập tin đầu ra theo đúng cách nhấp vào ranh giới trong chế độ quét lỗi window.this tác động được gỡ bỏ.
theo nó sẽ blinking.in led được chương trình của tôi chỉ có một đầu vào đó là clk.how tôi có thể cung cấp đầu vào CLK đến thiết bị device.in pin là một trong những kết nối với osscilator tinh thể đó là bult trên chip.i pin này để kết nối đầu vào CLK .....
nhưng chương trình của tôi không làm việc.

i dont hiểu được vấn đề và tôi là những gì sáng Tring để làm điều này cho 3-4 ngày.

plz giúp tôi, nếu ai cũng có thể .....

cảm ơn nhiều nhiều trước

Amit gangwar

amitgangwar2006 (at) yahoo.c.in

 
bạn có thể thử chạy một số propram demo trên tàu của bạn để chắc chắn rằng bạn đang làm việc ban???

Ngoài ra pin phạm vi đồng hồ chắc chắn rằng có đồng hồ sắp tới tại, hãy kiểm tra các chân điện chắc chắn rằng bạn có quyền lực và năng lượng sạch

 
cảm ơn cho phản ứng .....

nhưng bạn có thể cho tôi biết làm thế nào tôi có thể kiểm tra xem CLK là sắp tới hay không .????

cảm ơn trước
Amit gangwar

 
iMPACT có thể gây nhầm lẫn cho người dùng mới.

Ban nào mà bạn có?
Loại cáp tải về bạn đang sử dụng?

Nếu ban quyền hạn lên chạy được xây dựng trong bản demo, sau đó đồng hồ có lẽ là tốt.

Bạn không nên có "thêm thiết bị Xilinx".Khi bắt đầu iMPACT, chọn "tạo ra một dự án mới" và sau đó "bằng cách sử dụng các thiết bị cấu hình biên giới-scan (JTAG)".iMPACT sẽ tự động kết nối với hội đồng của bạn, phát hiện tất cả các thiết bị JTAG, và cho bạn thấy một sơ đồ của chuỗi JTAG.Nó sẽ yêu cầu bạn chỉ định tập tin cấu hình của bạn (s) cho thiết bị (s) mà bạn muốn chương trình (hoặc bấm vào nút "bỏ qua" nếu bạn không muốn một số chương trình của họ).

Nếu bạn nhìn thấy "thiết bị ID không phù hợp", sau đó tải về có lẽ không thành công.Cách nhấn vào một cái gì đó để làm cho các thông báo lỗi biến mất có lẽ đã không giúp đỡ.iMPACT sẽ cho bạn biết giá trị ID nó mong đợi và giá trị của nó đã nhận.Những giá trị đã được gì?

Điều gì xảy ra trong iMPACT khi bạn bấm vào Debug -> Chain Integrity Test?

 
tôi nghĩ rằng có nhiều hơn 1 thiết bị trên JTAG chuỗi.và bạn tự thêm chỉ một thiết bị thông qua tập tin bit..đó là lý do tại sao JTAG ca ra id khác nhau và lỗi kết quả.chỉ đơn giản, nhấp chuột phải, chọn "khởi JTAG".3 thiết bị sẽ được tìm thấy.click phải vào fpga và phân công lập trình tập tin

 

Welcome to EDABoard.com

Sponsor

Back
Top