Tại sao hiện nay là không phải không?

W

wjxcom

Guest
Hi tất cả: Tôi thiết kế một OPA classAB, OPA này có thể được tìm thấy trong bài báo "Một hiệu suất cao micropower Switched-Tụ Filter" lớn không lành mạnh bởi Rinaldo Castello và PAUL R. GRAY. Nhưng khi tôi thiết kế này OPA, tôi tìm thấy một vấn đề: Trong OPA (schematic của OPA này có thể được tìm thấy tại các tập tin đính kèm), cho mạch thiên vị, cho PMOS transistor, hiện nay là 10u khi W / L của PMOS là 12/2 và m là 2, hiện nay của NMOS là 10u khi W / L của NMOS là 10/2 và m là 1. OPA, tôi nghĩ rằng hiện tại của M29 và M30 là 100U, vì vậy tôi làm cho w / l của M29 và M30 là 12/2 và m là 20. nhưng sau khi mô phỏng, hiện tại của M29 và M30 chỉ 60u! Tôi không biết tại sao! giúp tôi xin vui lòng, thanx!
 
Chúng tôi không biết mô hình điện áp hoạt động bóng bán dẫn,. Nhưng bạn có kết quả mô phỏng. Vì vậy, kiểm tra tất cả các dòng và tìm thấy nơi nó là khác nhau từ giá trị kỳ vọng.
 
Hi FOM: Tôi nghĩ rằng các mô hình bóng bán dẫn có thể được tìm thấy tại các tập tin đính kèm, tên là csmc.lib. Tôi đã mô phỏng mạch, và tôi không biết lý do tại sao hiện tại của M29 và M30 chỉ 60u! coi!
 
Kiểm tra các phương thức hoạt động của các bóng bán dẫn hiện nay là 60u. Họ có thể là bão hòa và vào triode Nếu họ vẫn còn trong độ bão hòa nhưng vẫn có lỗi, hãy thử tăng L của các bóng bán dẫn trong khi vẫn giữ hằng số W / L. Điều này sẽ gây ra cao hơn rds lỗi như vậy, ít hơn hiện tại (nhưng tôi nghi ngờ rằng đây là trường hợp của bạn là 40% lỗi là quá lớn, có thể là bóng bán dẫn của bạn là bão hòa).
 
Khi tôi nhìn thấy trong các sơ đồ mạch M8 và M6 tạo ra hiện tại của M30 cũng không phải ngược lại. trong quaesent, VGS2 + VGS4 = VGS8 + VGS6 nhưng kích thước của M6 và M8 là 10 lần của M2 và M4. vì vậy, VT2 không phải là bằng VT6 và Vt4 không phải là bằng đến Vt8 và từ schematic, Vds2 không bằng để Vds6 và Vds4 không bằng Vds8 do hiện tại của M30 không phải là 10 lần của M2. nếu bạn muốn có chính xác là 10 lần, bạn phải thiết lập chúng bằng tay đối với các kết quả mô phỏng. (Tốt tunning) liên quan
 
Hi ieropsaltic: từ kết quả mô phỏng, tôi thấy rằng các bóng bán dẫn DO trong vùng bão hòa! có thể là tôi nên thử tăng L của các bóng bán dẫn trong khi vẫn giữ hằng số W / L như bạn nói! Hi hr_rezaee: thanx bạn để giúp tôi một lần nữa. từ kết quả, Vds2 không phải là bằng Vds6 và Vds4 không phải là bằng Vds8. bạn là vị cứu tinh của tôi! Ở cùng, tôi có một câu hỏi khác: transistor M1, M2, M5 và M6 là PMOS transistor, nếu số lượng lớn của bóng bán dẫn này được kết nối với AVDD (tức là cung cấp điện) và không kết nối với nguồn gốc của những bóng bán dẫn, sau đó hiện tại của M1 và M2 là 7U, chứ không phải là 10u! Nó là như vậy kỳ lạ! có thể là VDS của bóng bán dẫn này là làm cho rắc rối!
 
[Quote = wjxcom Cùng lúc, tôi có một câu hỏi khác: transistor M1, M2, M5 và M6 là PMOS transistor, nếu số lượng lớn của bóng bán dẫn này được kết nối với các AVDD (tức là cung cấp điện) và không kết nối với nguồn gốc của các bóng bán dẫn, sau đó hiện tại của M1 và M2 là 7U, chứ không phải là 10u! Nó là như vậy kỳ lạ! có thể là VDS của các bóng bán dẫn được làm cho rắc rối! [/quote] Vâng, tôi nghĩ rằng câu trả lời là VDS. xem kết quả mô phỏng.
 

Welcome to EDABoard.com

Sponsor

Back
Top