Tăng tối đa có thể của opamp cascode gấp với công nghệ 180nm CMOS là gì.

A

ASHUTOSH RANE

Guest
HI bạn bè tôi đang thiết kế opamp cascode Folded. tôi đang nhận được tối đa của opamp là 46 dB ..! @ L = 900nm và VDD = 1,8 .... nếu điều này là đạt được duy nhất có thể được thu được sau đó là gì tốt để thực hiện cho được tăng tối đa 70 dB 1) được tăng cường 2) thêm một giai đoạn nữa yêu cầu GBW của tôi là 50MHz và SR là 30v/usec.....what làm tôi xin đề nghị tôi cảm ơn trước: -?
 
L = 900nm là những gì? Tôi đoán bạn có thể truy cập đến độ dài nhỏ hơn nhiều trong quá trình này hoặc bạn đang sử dụng một số điện áp cao hơn FET? nhận được 60-70dB từ một cascode gấp lại không phải là một vấn đề, mà yêu cầu là hạn chế thiết kế của bạn, bạn có thể giải thích? gm, Cload, Rout của bạn là gì?
 
tăng chiều dài trên chi nhánh đầu ra để thúc đẩy sức đề kháng đầu ra. Sử dụng hiện nay trong ngành đầu ra bạn có thể nhỏ hơn đối với những ràng buộc về tốc độ của bạn. tôi nghĩ rằng điều này sẽ tăng đạt được của bạn. Nếu không đủ, sử dụng được thúc đẩy.
 
u nên có thể đạt được 70dB một cách dễ dàng bằng cách sử dụng thiết kế cascode gấp .... 46dB âm thanh likeu không có bóng bán dẫn thiên vị một cách chính xác. sử dụng chiều dài tối thiểu 5-10 lần cho các nguồn hiện tại / thiết bị đường sắt và tối thiểu 2-3 lần L cho cascodes của bạn. điều này sẽ cung cấp cho u trở kháng đầu ra tốt.
 
hi DGNANI .... Thanx đề nghị ur .... tôi đã tải lên hình ảnh trong đó xác định tất cả các chi tiết của điện áp NODE thiết kế của tôi, và hoạt động điểm của bóng bán dẫn ..... CLoad tôi đã không sử dụng ... Rout bằng ohm M 3,4633 nếu tôi tính toán về mặt lý thuyết từ mô phỏng thu được gm và GDS giá trị của các bóng bán dẫn trong thiết kế của tôi .. cũng cùng một cách tôi đang nhận được tổng số là gần bằng 7K ..... GM 2.15mi có kèm theo ảnh chụp màn hình cho thiết kế xin vui lòng cho tôi biết nơi tôi đã đi sai ........
 
Hi Braski nhỏ hơn nhiều hiện tại tôi có thể sử dụng trong thiết kế để có được sức đề kháng sản lượng cao?
 
nhìn vào sơ đồ của bạn, tôi sẽ khuyên bạn nên cố gắng để có dòng bình đẳng trong ngành cascode gấp lại và trong bóng bán dẫn đầu vào. trong khi có dòng điện thấp nói chung là cải thiện được nó là xấu khi có yêu cầu hàng loạt tỷ lệ tốt. đầu vào khác đôi gm có thể được tăng W / L tỷ lệ ngày càng tăng, điều này sẽ thúc đẩy các bóng bán dẫn dưới ngưỡng và cung cấp cho gm tốt cho thấp hơn hiện tại. hiện tại trong mã nguồn hiện tại NMOS (M21) sẽ được xác định trực tiếp từ tỷ lệ hàng loạt, vì vậy bạn sẽ biết hiện tại tối thiểu bạn cần trong các cặp khác, sau đó nhận được gm tối đa có thể ra khỏi nó bằng cách tăng W / L. phần còn lại của sự vật sẽ dễ dàng rơi vào vị trí. một thực hành tốt là quá thiết kế một mạch thiên vị tốt để thiên vị tất cả các nguồn hiện tại .. nó là tốt hơn nhiều so với sử dụng nguồn DC cung cấp xu hướng.
 
- Xem xét việc thay đổi NFETs giai đoạn đầu ra cascoded (M4, M13, M12-M14) thành một cấu hình gương, điều này sẽ tăng đạt được bằng cách một yếu tố của hai và cũng có thể cung cấp những lợi thế khác - giai đoạn đầu ra hiện tại sẽ được xác định bởi những hạn chế tỷ lệ hàng loạt, lần lượt phụ thuộc vào điện dung đầu ra bạn vẫn có thể tăng sức đề kháng đầu ra bằng cách tăng gm của FETs cascoded M18, M17, M1, M2 - cho các cặp khác, bạn có thể tăng W / L để đẩy nó về phía đảo ngược yếu - có thực sự cao gm các PFET M1 M2, mà cũng cho thấy GDS cao; cao gm M1-M2 không mua nhiều để hy sinh cho một GDS thấp hơn, giảm GDS ít nhất cho đến khi nó phù hợp với GDS của cặp đối xứng M14- M12 Hãy để chúng tôi biết làm thế nào nó đi ...
 
Hi Braski nhỏ hơn nhiều hiện tại tôi có thể sử dụng trong thiết kế để có được sức đề kháng sản lượng cao
có theo dgnani lời khuyên? bạn phải xem xét GBW của bạn và hạn chế tỷ lệ hàng loạt!
 
theo dgnani lời khuyên! bạn phải xem xét GBW của bạn và hạn chế tỷ lệ hàng loạt
Hi Braski, xin lỗi vì không đề cập đến ... thấp nhất hiện tại tôi có nghĩa là hiện tại trong ngành đầu ra của bộ khuếch đại cascode gấp ..... để có được kháng sản lượng cao bao nhiêu giá trị thấp, chúng ta có thể sử dụng không?
 
- xem xét việc thay đổi NFETs giai đoạn đầu ra cascoded (M4, M13, M12-M14) thành một cấu hình gương, điều này sẽ tăng đạt được bằng cách một yếu tố của hai và cũng có thể cung cấp những lợi thế khác - giai đoạn đầu ra hiện tại sẽ được quy định hạn chế tỷ lệ hàng loạt, lần lượt phụ thuộc vào điện dung đầu ra bạn vẫn có thể tăng sức đề kháng đầu ra bằng cách tăng gm của FETs cascoded M18, M17, M1, M2 - cho các cặp khác, bạn có thể tăng W / L đẩy họ về phía đảo ngược yếu - bạn có thực sự cao gm M1 PFET M2, cho thấy cũng GDS cao; cao gm M1-M2 không mua nhiều như vậy hy sinh cho một GDS thấp, thấp hơn GDS ít nhất là cho đến khi nó phù hợp với GDS của cặp đối xứng M14-M12 Cho chúng tôi biết làm thế nào nó đi QUOTE ...[/ hi Cảm ơn rất nhiều ua dgnani, cho tất cả các lời đề nghị, tôi opamp mục tiêu thiết kế là thiết kế một OpAmp khác biệt giữa các vì vậy không thể sử dụng gương hiện tại (M4 -M13, M12, M14 ).... mặc dù tôi đã sử dụng đối ngoại CCT xu hướng (M4, M13, M12, M14 ).... -I có nghi ngờ cơ bản hiện tại của tôi thông qua M1 và M2 ..... cao nên gm đã cao ... bây giờ .... Làm thế nào để giảm bớt gm, và GDS của M1 và M2?
 
nếu GDS M1-M2 là lớn so với M12-M14, M1-M2 sẽ xác định sức đề kháng đầu ra do đó đạt được DC: nếu đây là trường hợp của bạn, cách đơn giản nhất để GDS thấp hơn sẽ là tăng L, bạn có thể phải điều chỉnh điện áp ở tất cả mọi thứ chắc chắn trong bão hòa
 
xin chào anh em, bao nhiêu đạt được chúng tôi sẽ nhận được Foldeing nút của Opamp là cống M1 và nguồn gốc của M18 ..... tôi đang nhận được sự thống nhất tại nút này là trường hợp cho thiết kế cascode gấp? ......
 
đạt được tại nút gấp thực sự dẫn được xuyên (id = gm (đầu vào) vin) u có một sự khác biệt giữa đầu ra, u cần CMFB (phổ biến chế độ phản hồi) để giữ cho đầu ra được định nghĩa khác nút đầu ra sẽ trôi như nó là cao trở kháng nút. u có thể sử dụng một CMFB lý tưởng và sử dụng tụ tải bên ngoài.
 

Welcome to EDABoard.com

Sponsor

Back
Top