V
viviwei
Guest
Hi, rất kinh nghiệm:
I'm a newbie trong thiết kế vi mạch feild.Bây giờ tôi đã thực hiện một bộ điều khiển IIC mà chỉ hỗ trợ chủ & truyền chế độ.
Tôi sử dụng Xilinx & synplify pro 7,6 và ModelSim 5,8 để mô phỏng và synthese.Và nó có thể được thực hiện thành công.Nhưng khi đi Implimetion, một số lỗi sẽ được encounted.Here r chúng:
ERROR: Bản đồ: 6 - Tình trạng dạng cho RLOC chế "X0Y0" trên FDCE biểu tượng
ERROR: Bản đồ: 6 - Tình trạng dạng cho RLOC chế "X0Y0" trên FDCE biểu tượng
ERROR: Bản đồ: 52 - Vấn đề gặp phải RPM chế biến.
Làm thế nào tôi có thể làm gì?
I'm a newbie trong thiết kế vi mạch feild.Bây giờ tôi đã thực hiện một bộ điều khiển IIC mà chỉ hỗ trợ chủ & truyền chế độ.
Tôi sử dụng Xilinx & synplify pro 7,6 và ModelSim 5,8 để mô phỏng và synthese.Và nó có thể được thực hiện thành công.Nhưng khi đi Implimetion, một số lỗi sẽ được encounted.Here r chúng:
ERROR: Bản đồ: 6 - Tình trạng dạng cho RLOC chế "X0Y0" trên FDCE biểu tượng
ERROR: Bản đồ: 6 - Tình trạng dạng cho RLOC chế "X0Y0" trên FDCE biểu tượng
ERROR: Bản đồ: 52 - Vấn đề gặp phải RPM chế biến.
Làm thế nào tôi có thể làm gì?