Tìm kiếm UNISIM thư viện cho Active-HDL

[R2_artur]

Xin chào, tôi sử dụng Active-HDL (ALDEC) 7.2 sinh viên Edition và tôi có vấn đề với thư viện unisim. Tôi không thể cập nhật phần thư viện từ trang web aldec, tôi không biết tại sao. Lỗi massage - Bạn chưa 1643/02/07 phiên bản, nhưng tôi có 1644/07/02 SE và được một số vấn đề, vì vậy tôi thực sự cần tập tin với thư viện unisim. Bạn có thể tải nó cho tôi hoặc có thể bạn đã có cuối cùng dự án với uart16550. Thx

 

[rsrinivas]

đơn giản sẽ được tải về trực tiếp từ Xilinx. hoặc nhận được thư của tôi id

 

[R2_artur]

kjik2.r2 (at) gmail.com Thx

 

[buts101]

gửi cho tôi quá cùng một thư viện ... ashish.batajoo @ gmail.com

 

[R2_artur]

@ Rsrinivas thx rất nhiều, tôi đã gửi e-mail cho bạn với ít yêu cầu, hoặc có thể một số người dùng khác đã có *. lib file từ thư viện unisim, bởi vì không có tập tin này đầu tôi không thể atach thư viện để Aldec. My e-mail: kjik2.r2 (at) gmail.com Thx.

 

[R2_artur]

Xin chào, tôi có vấn đề mới và cần giải pháp mới thành phần LUT4 - translate_off tổng hợp chung (Init: bit_vector: = X "16"); - translate_on cảng tổng hợp (O: ra STD_LOGIC; I0: trong STD_LOGIC; I1: trong STD_LOGIC; I2: trong STD_LOGIC; I3: trong STD_ULOGIC); kết thúc thành phần; init thuộc tính: string; thuộc tính Init của mux1_lut: nhãn là "E4FF"; bắt đầu - 8-1 đa để chuyển đổi dữ liệu song song với mux1_lut nối tiếp: LUT4 - bản đồ tổng hợp translate_off chung (init => X "E4FF") - cảng tổng hợp translate_on bản đồ (I0 => bit_select (0), I1 => data_in (0), I2 => data_in (1), I3 => Tx_run, O => data_01); và trình biên dịch --- # Lỗi: ELAB1_0020: kcuart_tx.vhd: (227, 0): Các loại không phù hợp cho "Init" chung chung. Điều gì là sai?