Tìm kiếm một dòng chảy thiết kế PLL sử dụng Cadence

[cmosbjt]

Hi, bất cứ ai có thể cho tôi biết dòng chảy thiết kế PLL sử dụng Cadence? (Thường là khoảng 10MHz) bạn chỉ sử dụng mô phỏng thoáng qua? Tôi nghĩ rằng tôi sẽ bắt đầu với mô phỏng hệ thống bằng cách sử dụng mô hình hành vi (VHDL hoặc Verilog), sau đó thay thế các khối lý tưởng với mạch thực. Nhưng nó sẽ mất nhiều thời gian để mô phỏng? Cách thiết thực để thiết kế PLL trong Cadence là gì? Thanks

 

[Chethan]

[Quote = cmosbjt Hi, bất cứ ai có thể cho tôi biết dòng chảy thiết kế PLL sử dụng Cadence? (Thường là khoảng 10MHz) bạn chỉ sử dụng mô phỏng thoáng qua? Tôi nghĩ rằng tôi sẽ bắt đầu với mô phỏng hệ thống bằng cách sử dụng mô hình hành vi (VHDL hoặc Verilog), sau đó thay thế các khối lý tưởng với mạch thực. Nhưng nó sẽ mất nhiều thời gian để mô phỏng? Cách thiết thực để thiết kế PLL trong Cadence là gì? [/Quote] Không chỉ có thời gian phân tích miền như thoáng qua nhưng U sẽ phải làm phân tích lĩnh vực tần số cũng trên mạch ur cho một PLL. SpectreRF có thể giúp u làm mô phỏng miền tần số.

 

[floatice]

pll hệ thống mô phỏng, bạn có thể sử dụng một số công cụ đặc biệt, chẳng hạn như các công cụ trong cuốn sách TỐT NHẤT.

 

[khouly]

nhịp spectreRF có engins mô phỏng RF như nhà nước stedy PSS định kỳ và những người khác, chúng có thể được sử dụng trong mô phỏng PLL DS cũng có một số công cụ mô phỏng có thể được sử dụng như mô phỏng mạch phong bì đó là thời gian miền frequncy hybird domian mô phỏng được sử dụng trong mô phỏng cho điều chế và demodulation ELDORF ment0r cũng có thuế TTĐB, và MODSST mô phỏng dựa trên công nghệ ver hòa sự cân bằng hữu ích trong simlation mạch VCO và PLL cuối cùng HSPICE RF cũng có thể được sử dụng nhưng hầu hết các mẫu thiết kế phải được mô phỏng với mô phỏng và không chấp tarnsient quên để có được một máy tính tốt để chạy thiết kế ur PLL, tôi đã thấy một số mô phỏng mất khoảng 3 đến 4 ngày "là một PLL": D muốn giúp đỡ này khouly

 

[shankar]

hi, nếu bạn vay một kiến ​​trúc và thay đổi các bóng bán dẫn của bạn để sự cần thiết của thông số kỹ thuật của bạn thì trước tiên bạn có thể đóng băng các thông số kỹ thuật có nghĩa là chuyển đổi các thông số kỹ thuật hệ thống vào các thông số kỹ thuật mạch từ các mô hình và các thư viện bạn có cho thiết kế của bạn. Điều này là để mô phỏng. tôi không nghĩ rằng có một vấn đề lớn trong những gì tôi đã nói. nếu kiến ​​trúc các công trình sau đó mạch của bạn. tất cả phụ thuộc vào như thế nào bạn kích thước MOSFETs của bạn để đáp ứng các thông số kỹ thuật. bây giờ bạn cần phải quyết định cho những gì PLL của bạn sẽ được sử dụng cho. tức là đồng hồ tổng hợp, FM demod (điều này sẽ được trong RF hoặc IF và do đó sẽ cần phải sử dụng các cuộn cảm chế tạo) khác mà bạn có thể làm với chỉ dao động hiện tại chậm trễ đói vòng tế bào cho VCO. sau đó bạn có thể đi để bố trí.

 

[jcpu]

Hello Đối với 10MHz (tần số cố định) PLL, chúng ta chỉ cần tính toán hệ thống (1): như MATLAB / NS PLL công cụ / mạch hiền triết ... đảm bảo vòng lặp băng thông, phí bơm hiện nay, điều chỉnh độ nhạy, được lót-up tất cả các quyền. (2) Cổng mức độ thực hiện của các khối PLL, bởi HSPICE ... cho phù hợp. Một vài vấn đề để xem: *** nhiệt độ + góc quá trình có thể thay đổi các thông số vòng lặp rất nhiều thiết kế chu kỳ lặp lại từ (1) một lần nữa. PLL là không phải là rất tha thứ đối với những thay đổi tham số vòng lặp ... *** Được rất ý thức về tiếng ồn + PSRR từ VCC hoặc GND, vì thế P & R luôn luôn là quan trọng. (3) có thể đủ khả năng chỉ có một điển hình bài-sim .... họ thường mất một vài ngày. Chúc may mắn,

 

[mircea]

bạn nên làm nhất của các analises trong bóng ma RF, nếu bạn muốn chắc chắn pll của bạn: PSS, pnoise, sp, qpnoise (nhanh hơn pnoise) + tất cả các tiêu chuẩn: dc, ac

 

[darkk]

Đối với mô phỏng trên mức sys (bạn phải làm điều đó, tôi thingk.), Bạn có thể đi đến một số công cụ khác hơn của Cadence. Không thể nhớ chính xác, nhưng bạn có thể google với từ khóa như "công cụ MIT pll" để có được đúng nơi.

 

[mostafa zean]

hệ thống sau đó xác minh các thông số kỹ thuật của bạn vào nó sau đó làm cho các mô hình sơ đồ cho mỗi khối và chạy các hệ thống với một khối (schematic) + những người khác (veriloga) nếu ok đặt một khối (sơ đồ) thay vì của khối đầu tiên và như vậy cho đến khi kiểm tra tất cả các hệ thống [size = 2] [color = # 999999] Thêm vào sau khi 2 phút: [/color] [/size] làm cho một mô hình veriloga cho ech khối trong hệ thống sau đó xác minh các thông số kỹ thuật của bạn trên đó sau đó làm cho các mô hình sơ đồ mạch mỗi khối và chạy hệ thống với một khối (schematic) + những người khác (veriloga) nếu ok đặt một khối (sơ đồ) thay vì của khối đầu tiên và vì vậy cho đến khi kiểm tra tất cả các hệ thống cũng

 

[bluestatic]

pll thiết kế là một trường hợp tốt để thực hành dòng chảy kết hợp như AMS của nhịp, bạn có thể muốn để mô hình bạn chia ý kiến ​​phản hồi bằng Verilog-A để tiết kiệm thời gian mô phỏng

 

[jcpu]

Mircea Siad trích dẫn nội dung bài viết này bạn nên làm nhất của các analises trong bóng ma RF, nếu bạn muốn chắc chắn pll của bạn: PSS, pnoise, sp, qpnoise (nhanh hơn pnoise) + tất cả các tiêu chuẩn: dc, ac [/quote] trông rất thú vị, ai đó có thể xin vui lòng cung cấp một số tài liệu tham khảo. cảm ơn trước,