Synopsys. 2.007,03-SP *

S

shahal

Guest
Guys bất kỳ một có bất kỳ kinh nghiệm với Synopsys DC 2007,03-SP *? Bất kỳ một có bất kỳ kinh nghiệm trong sổ đăng ký được tối ưu hóa khi họ không phải là giả sử để được tối ưu hóa? Tôi đã được nghe về việc này thông qua các cây nho garpe và đã tự hỏi về tính hợp lệ của bản Tuyên Bố này. Cảm ơn
 
ma quái không phải là nó :). Tôi sẽ thử nó ra và cho bạn biết. Bạn có một trường hợp bạn đã thấy nó làm như vậy? kr, Avi http://www.vlsiip.com
 
Không chỉ nghe tin đồn, để cố gắng xác minh nó. Chỉ cần có một cuộc họp với Synopsys, họ từ chối nó.
 
Tôi thực sự không nghĩ rằng một cái gì đó đơn giản như thế này đã có thể nhận bởi nhóm Synopsys QA. Khi nói điều này là bình thường cho một công cụ tổng hợp để tối ưu hóa các đăng ký. Điều này xảy ra đặc biệt trong thiết kế pipline miễn là thiết kế chức năng vẫn giữ nguyên. Ngoài ra, nó có thể cho các công cụ để kết hợp và lại thời gian các giai đoạn khác nhau trong thiết kế để lưu sổ đăng ký. Tất nhiên là rõ ràng như bỏ kết quả đầu ra và kết nối đa hướng dây ....... Cá nhân tôi nghĩ rằng đây là một tin đồn lan truyền bởi những người Magma.
 
Tôi nghĩ rằng tin đồn của nó cũng. Tôi đã kiểm tra với một số nguồn khác, không có ai đã nghe nói về nó. Xin lỗi nếu tôi lo sợ bất cứ ai ..
 
Kính gửi rakko, Nếu nó là như vậy chắc chắn rằng Synopsys QA sẽ không để cho nó đi, thì tại sao Synopsys sẽ đề nghị xác minh chính thức của netlist sản xuất bởi trình biên dịch thiết kế? Toàn bộ ý tưởng về hình thức là để bắt lỗi trong DC. kr, Avi http://www.vlsiip.com
 
Tôi nghĩ rằng mục đích của FV là để kiểm tra mã aginst netlist yout RTL. Nó được sử dụng là thiết kế đơn giản và năng động xác minh đã được sử dụng để bắt lỗi tổng hợp bài viết. Những ngày này các netlists là quá phức tạp và chạy tất cả các bộ xác minh của bạn trên netlist là quá chậm và không thực tế nữa. Vì vậy, một cách để đảm bảo netlist chỉ là tốt như các RTL là để xác minh RTL bằng cách sử dụng tất cả các bài kiểm tra xác minh của bạn và sử dụng FV để chắc chắn rằng netlist là giống hệt nhau để RTL. Vì vậy, tôi nghĩ rằng mục đích là để gaurd chống lại những sai lầm được giới thiệu bởi các nhà thiết kế chẳng hạn như vô tình xóa một số dòng của netlist trong khi sửa chữa vi phạm thời gian bằng tay. Đừng làm cho tôi sai, tôi không nói Synopsys là hoàn hảo nhưng tôi không nghĩ rằng họ bỏ lỡ những thứ rất đơn giản.
 
có bạn là đúng sự thật. Tôi nhìn thấy một số bài trên deepchip trên 07,03 DC có rất nhiều lỗi trong seq. quang.
 
Tất nhiên là rõ ràng như bỏ kết quả đầu ra và kết nối đa hướng dây ....... Cá nhân tôi nghĩ rằng đây là một tin đồn lan truyền bởi những người Magma.
 

Welcome to EDABoard.com

Sponsor

Back
Top