Spartan 3 - bên ngoài SRAM giao diện

C

cmos babe

Guest
Hi, tôi muốn làm một interface.This FPGA-SRAM là lần đầu tiên tôi kết nối FPGA với thế giới bên ngoài vì vậy tôi cần một số trợ giúp. Nếu tần số đồng hồ được thay đổi để thích ứng với bù đắp vào / ra trước / sau khi đồng hồ thời gian + thời gian đọc / ghi chu kỳ? Cảm ơn (=
 
Loại SRAM? Tốc độ đồng hồ của bạn là gì bây giờ? Bạn đang sử dụng một hội đồng FPGA chung? Một người nào đó có thể đã có mã số ví dụ.
 
[Quote = echo47 loại SRAM? Tốc độ đồng hồ của bạn là gì bây giờ? Bạn đang sử dụng một hội đồng FPGA chung? Một người nào đó có thể đã có mã số ví dụ [/quote] Tôi đang sử dụng Spartan 3 Hội đồng quản trị đề được thực hiện bởi Digilent. Nó có chip SRAM http://www.issi.com/pdf/61LV25616AL.pdf ...
 
SRAM là không đồng bộ, vì vậy đồng hồ là không thích hợp ... miễn là bạn đáp ứng các thời gian truy cập của SRAM, bạn sẽ được ok. Nếu bạn có một thời gian truy cập 10ns, đó là một tối đa 100 MHz đồng hồ tốc độ bạn có thể có .... nhưng SRAM không thực sự sử dụng các đồng hồ.
 
Ngoài ra thời gian truy cập chậm trễ giới thiệu của con đường và đường dẫn đồng hồ-to-pad pad để thiết lập ... nên không này được thêm vào thời gian truy cập calcaculate tốc độ xung nhịp tối đa?
 
Có bạn cần phải xem xét FPGA I / O chậm trễ quá. Để giảm thiểu những sự chậm trễ, cố gắng để đặt I / O của bạn đăng ký vào IOBs thay vì vải logic thường xuyên. Ngoài ra, thiết lập hàng loạt đầu ra cho NHANH. Nếu sự chậm trễ tổng số vẫn còn quá nhiều, bạn có thể làm giảm tần số đồng hồ hoặc thêm một chu kỳ đồng hồ với thời gian truy cập SRAM của bạn. Một số các dự án ví dụ Xilinx sử dụng SRAM: http://www.xilinx.com/products/boards/DO-SPAR3-DK/reference_designs.htm
 
Hi, tôi muốn làm một interface.This FPGA-SRAM là lần đầu tiên tôi kết nối FPGA với thế giới bên ngoài vì vậy tôi cần một số trợ giúp. Nếu tần số đồng hồ được thay đổi để thích ứng với bù đắp vào / ra trước / sau khi đồng hồ thời gian + thời gian đọc / ghi chu kỳ? Cảm ơn (=
 
Loại SRAM? Tốc độ đồng hồ của bạn là gì bây giờ? Bạn đang sử dụng một hội đồng FPGA chung? Một người nào đó có thể đã có mã số ví dụ.
 
[Quote = echo47 loại SRAM? Tốc độ đồng hồ của bạn là gì bây giờ? Bạn đang sử dụng một hội đồng FPGA chung? Một người nào đó có thể đã có mã số ví dụ [/quote] Tôi đang sử dụng Spartan 3 Hội đồng quản trị đề được thực hiện bởi Digilent. Nó có chip SRAM http://www.issi.com/pdf/61LV25616AL.pdf ...
 
SRAM là không đồng bộ, vì vậy đồng hồ là không thích hợp ... miễn là bạn đáp ứng các thời gian truy cập của SRAM, bạn sẽ được ok. Nếu bạn có một thời gian truy cập 10ns, đó là một tối đa 100 MHz đồng hồ tốc độ bạn có thể có .... nhưng SRAM không thực sự sử dụng các đồng hồ.
 
Ngoài ra thời gian truy cập chậm trễ giới thiệu của con đường và đường dẫn đồng hồ-to-pad pad để thiết lập ... nên không này được thêm vào thời gian truy cập calcaculate tốc độ xung nhịp tối đa?
 
Có bạn cần phải xem xét FPGA I / O chậm trễ quá. Để giảm thiểu những sự chậm trễ, cố gắng để đặt I / O của bạn đăng ký vào IOBs thay vì vải logic thường xuyên. Ngoài ra, thiết lập hàng loạt đầu ra cho NHANH. Nếu sự chậm trễ tổng số vẫn còn quá nhiều, bạn có thể làm giảm tần số đồng hồ hoặc thêm một chu kỳ đồng hồ với thời gian truy cập SRAM của bạn. Một số các dự án ví dụ Xilinx sử dụng SRAM: http://www.xilinx.com/products/boards/DO-SPAR3-DK/reference_designs.htm
 
You must log in or register to reply here.

Welcome to EDABoard.com

Sponsor

Back
Top