B
benj29
Guest
Hi, tôi cố gắng mô hình PFD trong Simulink với kiến trúc cổ điển: flipflop, NAND Gate, ... khi tôi kết nối đầu ra NAND đầu vào rõ ràng flipflop, và tôi cố gắng để chạy một mô phỏng với PLL của tôi, tôi có một lỗi. Simulink sẽ chỉ có một vòng lặp ... nếu tôi thêm một sự chậm trễ thời gian (rất mỏng, như 1ps hoặc 10ps) tăng thời gian mô phỏng ... và nếu tôi sử dụng một khối bộ nhớ, resultats không phù hợp. Bạn đã có một ý tưởng? Công việc này được dựa trên một bài báo năm 2001 ICECS, mô tả ở đây: [url = http://www.edaboard.com/ftopic124628.html] [/url]