H
homer2k1
Guest
Tôi sử dụng trình biên dịch Module để tạo ra một số adders nhanh. Làm thế nào tôi có thể nói thiết kế trình biên dịch không thay đổi chúng? Nói rằng tôi có hai trường hợp của module này, adderInst1 và adderInst2. Tôi đã cố gắng sử dụng "set_dont_touch adderInst1" mà làm việc cho chỉ là một ví dụ, nhưng làm thế nào để tôi sử dụng * để phù hợp với tất cả các trường? Tôi thà nhúng "set_dont_touch" lệnh trong netlist Verilog cho bộ cộng chính nó. Có cách nào để làm điều này?