sao Nand Gates được coi là hơn NOR

S

santuvlsi

Guest
Hải mỗi cơ thể,

Nand Gates khá đắt hơn cũng không phải cổng,

becos trong Nand NMOS cổng kết nối trong loạt.

Logic đằng sau này là gì?

santu

 
Các tính di động của lỗ là ít hơn của electron.Inorder để làm cho những thăng trầm của một lần bằng cổng thường chiều rộng của PMOS xtor được làm cao hơn.Vì vậy, công cuộc kháng chiến của nó sẽ được ít hơn và có thể đạt được tăng bình đẳng và mùa thu lần.

Trong NAND cửa các xtors PMOS được kết nối song song và có hiệu quả bằng cách giảm sức đề kháng của nó.Vì vậy, bây giờ người ta có thể đạt được sự nổi lên cùng một lúc và mùa thu lần chiều rộng dưới của PMOS.Inaddition bạn đang làm giảm chiều cao cũng có tế bào.

 
V_pratap thân yêu,

U có nghĩa là phải nói là, nếu pmos được kết nối song song của họ

giảm sức đề kháng để họ có thể đạt được tốc độ nhanh hơn nếu họ

chiều rộng là 2 ~ 3 lần lớn hơn NMOS, mặc dù NMOS nếu kết nối trong loạt

có reistance cao hơn, nhưng có thể đạt được tốc độ từ phần lớn là các điện tử.

Nhưng ở cổng NOR cùng một điều chúng ta không thể nào kể từ PMOS là trong truyện, chịu thêm

ngay cả khi chúng ta tăng chiều rộng, chúng tôi không thể đạt được tốc độ.

Điều gì về điện dung?

santu

 
nó là cơ bản hai capacitances khác nhau trong quá trình chuyển đổi ....bởi vì cho mỗi sẽ có hai MOS song song trong một vụ án và một MOS trong trường hợp khác ....để cho hai MOS trong trường hợp song song của các chuyển mạch điện dung sẽ được cao ....

 
Kỹ thuật số mạch chủ yếu sử dụng trong quá trình chuyển đổi thấp cao để lấy mẫu dữ liệu mà nhanh hơn so với ở NAND cũng không phải

 
santuvlsi đã viết:

Hải mỗi cơ thể,Nand Gates khá đắt hơn cũng không phải cổng,becos trong Nand NMOS cổng kết nối trong loạt.Logic đằng sau này là gì?santu
 
NAND cửa là đắt hơn so với cổng NOR vì hồ.

NAND là NMOS trong loạt và PMOS song song, trong khi NOR là cách khác xung quanh.
Như mọi người đã đề cập, sự linh động của lỗ sẽ thấp hơn của electron.Vì vậy, để đạt được sự chậm trễ cùng (hiện khả năng), PMOS cần phải được khoảng 3 lần so với NMOS (0.18um công nghệ).

Tôi không chắc chắn nếu bạn có bất kỳ khóa học lấy vi mạch số trước, nhưng trong bản chất khi bạn làm các bóng bán dẫn tranzito định cỡ nào trong chuỗi cần phải có kích thước lên thêm (phụ thuộc vào số lượng các bóng bán dẫn trong series).Vì vậy, chúng tôi muốn tránh PMOS bóng bán dẫn trong chuỗi (vì họ mất nhiều không gian hơn NMOS trong loạt trì hoãn cùng một lúc).

Đó là lý do tại sao NAND là một lựa chọn tốt hơn so với NOR.Thêm vào sau khi 43 giây:pichuang đã viết:

NAND cửa là đắt hơn so với cổng NOR vì hồ.NAND là NMOS trong loạt và PMOS song song, trong khi NOR là cách khác xung quanh.

Như mọi người đã đề cập, sự linh động của lỗ sẽ thấp hơn của electron.
Vì vậy, để đạt được sự chậm trễ cùng (hiện khả năng), PMOS cần phải được khoảng 3 lần lớn hơn NMOS (0.18um công nghệ).Tôi không chắc chắn nếu bạn có bất kỳ khóa học lấy vi mạch số trước, nhưng trong bản chất khi bạn làm các bóng bán dẫn tranzito định cỡ nào trong chuỗi cần phải có kích thước lên thêm (phụ thuộc vào số lượng các bóng bán dẫn trong series).
Vì vậy, chúng tôi muốn tránh PMOS bóng bán dẫn trong chuỗi (vì họ mất nhiều không gian hơn NMOS trong loạt trì hoãn cùng một lúc).Đó là lý do NAND là một lựa chọn tốt hơn so với NOR.
 
sekapr đã viết:

Kỹ thuật số mạch chủ yếu sử dụng trong quá trình chuyển đổi thấp cao để lấy mẫu dữ liệu mà nhanh hơn so với ở NAND cũng không phải
 
Nó không phải là vấn đề tại sao đào mạch sử dụng 0 -> 1 hay như vậy .... nó là chỉ cho mục đích phân tích được sử dụng bởi nhà thiết kế .... dischargin cơ bản của điện dung nạp được thực hiện bằng nhiều con đường ... những phản ứng của CMOS mạch phụ thuộc vào ur cách nhanh chóng và tốt có thể sạc điện dung nạp mà chỉ xảy ra lúc 0 -> 1 chuyển tiếp thông qua con đường duy nhất chỉ có .... cung cấp cho đường dẫn đầu ra ....

 
hi all,

nó là cơ bản hai capacitances khác nhau trong quá trình chuyển đổi ....bởi vì cho mỗi

<img src="http://www.edaboard.com/images/smiles/icon_idea.gif" alt="Ý tưởng" border="0" />sẽ có hai song song MOS trong một vụ án và một MOS trong trường hợp khác ....để cho

<img src="http://www.edaboard.com/images/smiles/icon_idea.gif" alt="Ý tưởng" border="0" />hai MOS trong trường hợp song song của các chuyển mạch điện dung sẽ được cao ....

<img src="http://www.edaboard.com/images/smiles/icon_idea.gif" alt="Ý tưởng" border="0" />thanx .....

 
Đối với PMOS Nand là song song trong khi trong trường hợp NOR PMOS là nối tiếp.Như u biết tính di động của lỗ sẽ thấp hơn di động của điện tử, thời gian thực hiện để chuyển từ trạng thái ACTIVE để Saturation nhà nước là cao hơn.Tương tự cho tình trạng đảo ngược.

Vì vậy, NOR có sự chậm trễ trong khi chuyển đổi từ một tiểu bang khác để nhà nước thích sử dụng NAND trên NOR

 
Hi santu,

Nand Gates khá đắt hơn cũng không phải cổng, trong công nghệ CMOS chỉ.

cả hai kháng và các hiệu ứng điện dung và sự chậm trễ này là lý do để chọn NAND so với cổng NOR

 
You must log in or register to reply here.

Welcome to EDABoard.com

Sponsor

Back
Top