sao giai đoạn contraint không có hiệu lực trong P & R trong ISE

[wkong_zhu]

Tôi đã xác định một net "một" như trong thời kỳ 12ns UCF tập tin, này là "một mạng lưới" không phải là đồng hồ net trực tiếp đến từ một PAD đồng hồ hoặc DCM, nhưng là một sản lượng MUX từ một số tùy chọn đồng hồ, như sản lượng đồng hồ DCM; CLK PAD; đồng hồ được chia từ DCM đầu ra, vv
Tôi chèn một bufg trước khi net "một", và tuyên bố nó như là một TNM_NET.
Bởi vì tôi có chức năng chuyển đổi tần số hoạt động trong thiết kế của tôi.Tôi cần chuyển đổi ra đồng hồ này.Sau khi địa điểm và tuyến đường, P Các báo cáo R & nói rằng mạng có 953 fanout, và nghiêng 0,52 đồng hồ, nhưng thời gian cần thiết là N / A, và thời gian thực tế cũng là N / A.Tôi hơi bối rối về điều đó.Tại sao không Xilinx recgonize lưới này đồng hồ.
Một số giúp tôi?Cảm ơn bạn.

 

[Matrix_YL]

Trích:

nhưng là một sản lượng MUX từ một số tùy chọn đồng hồ, như sản lượng đồng hồ DCM; CLK PAD; đồng hồ được chia từ DCM đầu ra, vv