sự khác nhau giữa tế bào Logic và CLB là những gì?

[BooM]

hi tất cả, bạn có thể giải thích cho tôi khác nhau giữa tế bào logic và clb là những gì? Tôi đã nhầm lẫn! Cảm ơn bạn! B.

 

[echo47]

Đó là âm thanh như một câu hỏi FPGA Xilinx. Những thuật ngữ khó hiểu, đặc biệt là "CLB", có ý nghĩa khác nhau tùy thuộc vào FPGA gia đình bạn đang đề cập đến. Đó là tốt nhất để tìm kiếm định nghĩa trong các bảng dữ liệu của gia đình FPGA cụ thể. Ví dụ, đây là một số từ các bảng dữ liệu Spartan-3E: [color = màu nâu] Sự kết hợp của một LUT và một phần tử lưu trữ được gọi là "Cell Logic". Các khối logic cấu hình (CLBs) chiếm tài nguyên logic chính cho việc thực hiện đồng bộ cũng như các mạch tổ hợp. CLB Mỗi chứa bốn lát, và mỗi miếng chứa hai Look-Up Tables (LUTs) để thực hiện logic và hai thành phần lưu trữ chuyên dụng có thể được sử dụng như flip-flops hoặc chốt [color /] Tuy nhiên, CLB được sắp xếp khác nhau trong, nói, một Virtex-5. Thuật ngữ "logic tế bào" được sử dụng thường xuyên hơn trong CPLD Xilinx hơn Xilinx FPGAs.

 

[kishore2k4]

Thực sự "tế bào logic" được quy định tại Xilinx FPGA tờ đặc tả là "các phần tử logic tương đương / tế bào logic" như echo47 đề cập đến như là đơn vị hợp lý nhỏ nhất của một FPGA / PLD. Bạn có thể so sánh một cách an toàn các yếu tố logic trong các thiết bị Altera tế bào logic tương đương trong các thiết bị Xilinx. Virtex-5 có 4 LE / Slice.Stratix III sử dụng ALM (Adaptive Modules Logic) là tương tự như Virtex-5 nhưng Altera tuyên bố họ có mật độ cao hơn. Nhìn chung nó có thể rất khó hiểu cho đến khi bạn biết kiến ​​trúc cơ bản của các nguyên tố. Hy vọng tôi không nhầm lẫn bạn thêm.

 

[BooM]

hi một lần nữa, Vì vậy, bạn có thể nói rằng các tế bào logic là những yếu tố thành clbs ... không? cảm ơn bạn đã trả lời của bạn! B.

 

[echo47]

Vâng. Ví dụ, trong một Spartan-3E: Mỗi CLB chứa bốn lát. Mỗi miếng chứa hai tế bào logic. Mỗi tế bào logic chứa một LUT và một flop D-. Bạn có thể xem sơ đồ của các phần trong đoạn dữ liệu Spartan-3E "Cấu hình logic Block (CLB) và Slice nguyên" bắt đầu ở trang 22 (giả định phiên bản ngày 29 tháng 5 năm 2007): http://www.xilinx.com / support/documentation/data_sheets/ds312.pdf Mỗi lát cũng chứa goodies bổ sung hữu ích như Multiplexers và logic mang theo nhanh chóng.

 

[kib]

1 LUT = 1.125LC 's Kiểm tra câu trả lời từ Peter Alfke http://newsgroups.derkeiler.com/Archive/Comp/comp.arch.fpga/2006-06/msg00096.html

 

[echo47]

Trong thông điệp đó, Peter đề nghị quên các mối quan hệ cũ khoảng 1 LUT = 1,125 LC.

 

[jacocobi]

1 x CLB = 2 hoặc 4 x Slices 1 x Slice = 2 x tế bào logic 1 x logic tế bào = 1 x 4 đầu vào LUT + 1 x MUX + 1 x REG Đó là nó khá đơn giản ...