Sự khác biệt giữa khối RAM và bộ nhớ RAM phân phối tại FPGA

R

richardyue

Guest
Sự khác nhau giữa RAM và bộ nhớ RAM khối phân phối trong FPGA là gì? I'v đọc một số ghi chú, nhưng tôi vẫn confued về hai RAM.
 
Trong Xilinx FPGA, một RAM Block là một bộ nhớ dành riêng cho hai cổng có chứa một số kilobits RAM. FPGA có chứa một số (hay nhiều) của các khối. Bên trong của mỗi khối logic nhỏ là một cấu hình bảng tra cứu. Nó thường được sử dụng cho các chức năng logic, nhưng bạn có thể cấu hình lại nó như là một vài bit của bộ nhớ RAM. Bạn có thể kết hợp một số (hay nhiều) của chúng vào một bộ nhớ RAM lớn hơn. Điều này được phân phối bộ nhớ RAM. Cả hai loại RAM có thể được khởi tạo với dữ liệu, hoặc sử dụng như là ROM.
 
Các RAM phân phối là trong vòng LUT, và bộ nhớ RAM Block là ngoài LUT này. Tôi có phải không?
 
Một câu hỏi: Chúng ta hãy nói rằng nếu tôi muốn thiết kế một bộ cộng bằng cách sử dụng FPGA, chúng tôi lưu trữ các đoạn mã thực thi trong FPGA, cụ thể trong LUT này. Tôi có phải không? Nếu tôi phải, sau đó làm thế nào FPGA có thể giữ các mã thực thi? Bởi vì tôi nghĩ rằng LUT là một bộ nhớ RAM, đó là dễ bay hơi. Khi nó tắt, nó không thể lưu trữ các đoạn mã thực hiện nữa. Có lẽ nó không phải là ví dụ thích hợp nhất, nhưng tôi nghĩ rằng nó có thể làm cho tôi hiểu làm thế nào các công trình FPGA. Hy vọng một ai đó có thể giúp tôi ra ngoài. Cảm ơn trước.
 
Đúng! Các cấu hình FPGA được lưu trữ trong bộ nhớ RAM, do đó, khi bạn điện xuống, thiết kế của bạn biến mất. Tiếp theo thời gian bạn mở điện, bạn phải tải lại cấu hình từ bộ nhớ không bay hơi như flash. Hầu hết các FPGA cung cấp một số cách để làm điều này. Nếu bạn đang sử dụng một FPGA Xilinx, xem "Cấu hình" chương trong bảng dữ liệu.
 
Các Memeory không dễ bay hơi có thể được đặt trong hoặc ngoài FPGA FPGA? Tôi nghĩ nó giống như một kiến trúc máy tính. Các cửa hàng máy tính đó là các mã mainboard và nạp mã vào bộ nhớ RAM CPU từ mainboard khi nó được cung cấp trên. Tôi có phải không?
 
Bạn phải cung cấp một bộ nhớ không bay hơi từ bên ngoài (thường là một flash ROM thiết bị), hoặc một số phương tiện khác để cấu hình các FPGA sau khi mở điện. Để biết chi tiết, thấy rằng "cấu hình" chương. Khi một máy tính lên bo mạch chủ, quyền hạn, CPU thực thi mã BIOS khởi động được lưu trữ trong một chip ROM flash. Các mã khởi động hệ điều hành đọc từ ổ đĩa cứng vào bộ nhớ RAM chính, và sau đó CPU thực hiện nó từ đó. Tải một cấu hình thành một FPGA là một quá trình tuần tự. Nó rất khác nhau từ một CPU thực thi mã từ ROM.
 
Nhưng cả hai đều tải mã thi công của họ từ một bộ nhớ không bay hơi vào bộ nhớ RAM sau khi bật nguồn. Tôi có phải không? Tôi không hiểu câu cuối cùng của bạn. Bạn có muốn biết sự khác biệt giữa chúng cụ thể hơn? Cảm ơn bạn đã dành thời gian để giúp tôi với câu hỏi của tôi.
 
CPU A không khởi động bằng cách chuyển mã ROM vào RAM. CPU thực thi các mã trực tiếp từ ROM bằng cách lấy một chỉ thị tại một thời điểm, và làm bất cứ điều gì hướng dẫn yêu cầu. (Chúng ta hãy bỏ qua CPU cung cấp bộ nhớ đệm chỉ dẫn.) Khi một quyền hạn FPGA-up, tất cả vải logic nội tại của nó là không được kết nối, vì vậy FPGA là không có chức năng. Bạn kết nối các loại vải logic theo thiết kế của bạn bằng cách thiết lập hàng triệu điều khiển thiết bị chuyển mạch nhỏ hoặc ON hoặc OFF. Mỗi chuyển mạch điều khiển cho phép hoặc vô hiệu hóa một tính năng nhỏ trong vải logic. Các thiết bị chuyển mạch điều khiển được bố trí như một đăng ký thay đổi khổng lồ. Bạn "cấu hình" bằng cách chuyển các FPGA bitstream cấu hình dài của bạn vào sổ đăng ký thay đổi (thường mất ít hơn một giây). Sau đó, những người hàng triệu thiết bị chuyển mạch điều khiển kích hoạt đồng thời, và các loại vải logic FPGA trở nên thiết kế của bạn. Bạn có quen với một cách PAL / PLD công trình? FPGA An có phần tương tự, nhưng thay vì liên kết lâu dài dễ nóng chảy, FPGA một có những thiết bị chuyển mạch điều khiển.
 
Trong thực tế, tôi không quen với một cách PAL / PLD làm việc trong hệ thống. Khi một PAL / PLD quyền hạn lên, hiện nó lấy instrustions từ ROM bên ngoài? Tôi hoàn toàn bối rối về cách logic các thiết bị này làm việc bây giờ. Bạn có muốn giới thiệu một số sách cho tôi không?
 
PAL và PLA là mảng logic lập trình được họ bao gồm và và hoặc các mảng có thể được lập trình để một ứng dụng cụ thể. như họ đang ở mức logic đặc biệt sau khi được lập trình (cao hoặc lo) họ đưa ra cùng một giá trị mỗi u đọc chúng.
 
Hi, echo47, bạn có muốn trả lời một số câu hỏi cơ bản của thiết kế VHDL và FPGA cho tôi trong tương lai gần? Tôi cần một số chuyên gia để giúp tôi với các vấn đề khi học tập các FPGA thiết kế hoặc có liên quan. Đôi khi, có thể một số câu hỏi rất ngớ ngẩn, hy vọng bạn có thể giúp tôi với sự kiên nhẫn. :)
 
FPGA càng trở nên phức tạp, đặc biệt là cho các ứng dụng tiên tiến, do architecure rất đặc biệt của FPGA. Ngay cả cấp cao FPGA kỹ sư công nghệ cao cần hỗ trợ từ Altera hoặc Xilinx trong công ty của chúng tôi, vì vậy tôi không nghĩ rằng việc học của mình là thời gian kinh tế.
 
hi, trong một mảng đối xứng FPGA (eg.Xilinx) block RAM được dành riêng cho các yếu tố hiện tại bên trong FPGA. thường họ chạy song song bên trong FPGA. nó có thể có cả hai cổng cũng như chặn cổng RAM kép. Trong RAM chặn cổng kép cả các cổng hoạt động ở tốc độ xung nhịp khác nhau. RAM phân phối được thực hiện trong vòng LUTs. mỗi CLB trong một FPGA Xilinx có chứa hai lát và mỗi slice có 2 LUTs và LUTs được amde của SRAM với sức chứa 16 bit. vì vậy, cho bộ nhớ nhỏ bạn sử dụng RAM và phân phối cho bộ nhớ lớn sử dụng RAM Block
 
Hi, archillios, Cảm ơn bạn lời khuyên. Nhưng, bạn biết, tôi muốn tìm một vị trí trong lĩnh vực FPGA và bây giờ tôi không có kinh nghiệm làm việc. Vì vậy, tôi phải học nó bởi bản thân mình.
 
cảm ơn bạn đã thảo luận của bạn tôi nó rất hữu ích có câu hỏi làm thế nào tôi có thể viết một số dữ liệu trong ram chặn? tôi muốn lưu trữ một số dữ liệu trong fpga và khi fpga thực thi dữ liệu sử dụng i am mới bắt đầu trong VHDL và những gì là lòng tôn kính giữa các hằng số và mảng trong fpga?
 
You must log in or register to reply here.

Welcome to EDABoard.com

Sponsor

Back
Top