Sự khác biệt giữa DFT và BIST là gì?

[hdang]

Một người bạn của tôi hỏi những câu dưới đây: BIST một hình thức của DFT? Một câu trả lời mà tôi nhận được (quá nhầm lẫn với tôi) là: BIST và DFT đều giống nhau nhưng sự khác biệt trong giao thức. Có thể một số cơ thể làm rõ differnce (s) của các thuật ngữ. Cảm ơn trước

 

[Ace-X]

Tất nhiên, chúng khác nhau! DFT có nghĩa là Thiết kế-Test - nó là một phương pháp thiết kế vi mạch simlify kiểm tra IC hơn nữa (như chèn quét đường vv) BIST có nghĩa là xây dựng trong Self Test - thường là nó có một hình thức mô-đun nhỏ mà bổ sung được đặt trên chip và có thể chạy thử nghiệm khác nhau, như giả ngẫu nhiên, thử nghiệm giả đầy đủ, vv kiểm tra bộ nhớ có thể làm việc cùng nhau, do đó, vi mạch có thể được thiết kế theo quy định DFT và có thể chứa BIST mô-đun này sẽ sử dụng các nguồn lực DFT để thực hiện các bài kiểm tra. Hoặc nó có thể đi mà không có BIST. Hy vọng nó sẽ giúp! Ace-X.

 

[joe2moon]

DFT: Thiết kế-cho-Test BIST: Built-in tự kiểm tra ----------------------------------- -------------------- Có. Họ là khác nhau. -------------------------------------------------- ----- Nhưng tôi nghĩ rằng BIST là một loại của DFT. -------------------------------------------------- ----- "Thiết kế" cho thử nghiệm duy nhất không chứa chèn chuỗi quét ATPG, nhưng cũng chứa BIST. BIST, không BIST vấn đề bộ nhớ hoặc logic BIST, là một cách "thiết kế" cho thử nghiệm. -------------------------------------------------- ------ DFT là một số loại của khái niệm. Và có rất nhiều phương pháp để thực hiện nó.

 

[eda_wiz]

BIST bao gồm *) DUT *) PRPG-> mô hình máy phát điện giả ngẫu nhiên *) đáp ứng đầm *) sánh *) Bộ nhớ để lưu trữ các kết quả dự kiến PRPG máy bơm trong các dữ liệu ngẫu nhiên để DUT. Phản ứng DUT được nén chặt và so sánh với phản ứng dự kiến cho tương ứng với đầu vào cụ thể. Các kết quả dự kiến sẽ được lưu trữ trong ROM. Lĩnh vực thử nghiệm được sử dụng cho *) *) tại tốc độ kiểm tra *) Giảm ATE Chi phí vv Bist là một loại của người khác DFT quét chèn, JTAG bounday quét etcc

 

[Ace-X]

[Quote = joe2moon] ... Nhưng tôi nghĩ BIST là một trong những loại DFT .... [/Quote] [quote = whizkid] ... Bist là một loại của DFT .... [/Quote] Xin lỗi guys, nhưng tôi không thể đồng ý về nó. Chỉ cần đơn giản Ví dụ: một người nào đó có thể thiết kế SoC với bộ nhớ BIST (nó không đòi hỏi bất kỳ chèn quét đường, Bilbo.) Trên chip, nhưng mà không có bất kỳ kỹ thuật, được coi là một phần của phương pháp DFT. Tất nhiên, thực tế bạn là đúng, bởi vì tất cả các vi mạch hiện đại với BIST theo quy định của DFT, nhưng nó không phải từ quan điểm lý thuyết của xem. Ace-X.

 

[hdang]

Thanks Guys, không phải là khá rõ ràng về sự khác biệt giữa DFT và BIST. Tuy nhiên, bất kỳ cách nào, cảm ơn tất cả về thời gian và nỗ lực của bạn. : Lol:

 

[zzy_zy]

Tôi đồng ý với quan điểm của "BIST là một loại của DFT".

 

[pamulurureddy]

DFT, chúng tôi sẽ sử dụng BIST

 

[haosg]

DFT nên bao gồm: nội bộ-scan, bộ nhớ bist, logic bist.

 

[wein]

DFT là thiết kế cho thử nghiệm BIST Xây dựng vào năm DFT tự thử nghiệm là thử nghiệm bằng cách quét chuỗi BIST được tích hợp trong máy phát điện mẫu

 

[wkong_zhu]

DFT là quá phức tạp, làm thế nào để sửa chữa S27 DFT DRC vi phạm trong synopsys DC?

 

[AlexWan]

[Quote = Ace-X] [trích dẫn nội dung bài viết này = joe2moon] ... Nhưng tôi nghĩ BIST là một trong những loại DFT .... [/Quote] [quote = whizkid] ... Bist là một loại của DFT .... [/Quote] Xin lỗi guys, nhưng tôi không thể đồng ý về nó. ... Ace-X [/quote] Tôi nghĩ BIST là một loại của DFT. Theo như biết, có ba phần của DFT. (1). Quét Công nghệ (2). BIST Công nghệ (3). IDDQ Công nghệ Công nghệ Scan, quét toàn (như LSSD của IBM), một phần quét (như DFF Scan) và ranh giới-scan (như BSDL ngôn ngữ). Trong BIST Công nghệ, có logic-bist và bộ nhớ bist chính. Đây là một cách để đền bù cho thử nghiệm quét.

 

[Monkey]

Tôi đồng ý với Alexwon. Ngoài ra, tôi sẽ nghĩ rằng tất cả các nỗ lực thiết kế cho mục đích thử nghiệm (kiểm tra cả hai chức năng và sản xuất) có thể được coi là thiết kế cho kiểm tra.

 

[Ace-X]

Hài hước để đọc bài viết khi màu đỏ là so với màu xanh lá cây. Một lần nữa: DFT là một phương pháp, nó đã đến trong những năm 1960 và được phát triển để giảm chi phí của việc tạo ra các bài kiểm tra cho một IC bằng cách cải thiện controlability và observability của mạch được thử nghiệm. Quét thiết kế, ATPG, JTAG ... - tất cả các công cụ này là để đơn giản hóa kiểm tra EXTERNAL của IC. Đối với BIST - ý tưởng chính của nó là để thiết kế một mạch, mà nội bộ có thể kiểm tra và xác định xem nó là tốt hay xấu. Và bây giờ, nếu bạn sẽ nhận được bộ nhớ IC với BIST, các phương pháp tiếp cận DFT được sử dụng để thiết kế nó? Quét chèn? Không! JTAG? Không! Thiết kế được bộ nhớ đơn giản, cho biết thêm bộ nhớ BIST chết và đó là tất cả. Tất nhiên, hầu hết các hiện đại IC được thiết kế theo quy tắc, DFT thường với BIST tích hợp với dây chuyền quét, nhưng DFT và BIST về mặt lý thuyết khác nhau.

 

[atuo]

Tôi nghĩ rằng DFT bao gồm BIST, SCAN_CHAIN và như vậy, vì vậy BIST là một loại của DFT.

 

[zzy_zy]

DFT là một nguyên tắc thiết kế cho testability, BIST là một cách để đính kèm các quy tắc.

 

[vinnyyu]

Các công cụ phổ biến cho việc thực hiện BIST là gì?

 

[sxqzj]

có thể có là không có ranh giới xác nhận giữa DfL và bist!

 

[ken_ooi]

Tôi đồng ý Bist là một trong những loại DFT. Undestanding của tôi, bất kỳ loại mạch chúng ta đưa vào các con chip để cải thiện testability, là một kỹ thuật DFT.

 

[shakalaka]

hey tất cả, Theo tôi .... Có là không có sự khác biệt giữa DFT (Thiết Kế Đối với thử nghiệm) và BIST (xây dựng Trong Self Test ).... Tuy nhiên chúng ta có thể đặt BIST DFT theo này có nghĩa là thể loại (Thiết kế Đối với thử nghiệm ).... Tại sao? Câu trả lời là - Bất kỳ SOC được kiểm tra ... trong giai đoạn thiết kế của SOC bất kỳ kỹ sư DFT ...... xem xét các testability đó SOC .... hoặc sử dụng JTAG hoặc BIST .... Cách sử dụng các mẫu - BIST -> khi SOC có kiến trúc bộ nhớ dựa trên .... sau đó người ta phải sử dụng BIST ... tại sao? Câu trả lời là -> trước khi SOC bắt đầu hoạt động ở chế độ thử nghiệm chúng ta có thể kiểm tra kiến trúc bộ nhớ nội bộ .... và có chức năng .... vv ... BIST kiến trúc là rất rất phức tạp và đòi hỏi số lượng nhiều hơn của Gates / transistor. có đăng ký riêng biệt để gọi functioality. và dễ dàng truy cập cho người dùng bên ngoài ... sử dụng giới hạn Validation rằng SOC đặc biệt .. trong trường hợp của JTAG ---> nó là đơn giản và dựa trên các SOC .... này là cần thiết .. và rất hữu ích .... khi SOC đi trên .... hội đồng quản trị (PCB) ... làm thế nào để chúng ta làm cho chắc chắn rằng SOC đang làm việc và Hội đồng quản trị đã không có vấn đề sản xuất (bị mắc kẹt at0, 1 ...) trong quá trình lắp ráp .... với sự giúp đỡ của chuỗi JTAG Scan chúng ta có thể làm cho chắc chắn rằng tất cả các chân được kết nối với hội đồng quản trị .... Hội đồng cũng không có vấn đề ..... SO ... Theo ý kiến của tôi BIST là một phần của DFT ....