B
bbbb
Guest
Hi Khi chúng ta trích xuất một mạch của diva và assura chúng tôi nhận được giá trị khác nhau cho điện trở (điện trở thực tế, không parasitics) sự khác biệt là khoảng 10-15%. và do đó có một lỗi LVS. ví dụ: Thiết kế (layout): 1K chiết xuất bởi Diva: 1.09K chiết xuất bởi Assura: 0.88K Có ai quan sát thấy điều này và biết tại sao?