C
carrot
Guest
Hi, Làm thế nào để khắc phục vi phạm về thời gian (Setup & Tổ chức vi phạm thời gian?) tất cả những điều mà đã được đưa về chăm sóc, trong khi sửa chữa nó là gì?
B
barkha
Guest
Thiết lập Thời gian: số lượng thời gian đầu vào đồng bộ (D) phải được ổn định trước khi cạnh hoạt động của đồng hồ Giữ Thời gian: số lượng đầu vào đồng bộ thời gian (D) phải được ổn định sau khi cạnh hoạt động của đồng hồ Nếu một trong hai là vi phạm chính xác hoạt động của FF là không được bảo đảm Metastability có thể kết quả. Dưới đây là các liên kết hữu ích http://www.patentstorm.us/patents/5896299-description.html http://www.vlsibank.com/sessionspage.asp?titl_id=6822 [[url http://www.syncad.com/pdf-docs/paper_cc_timing_everything_2003.pdf] / url]
S
satyakumar
Guest
Hi, cài đặt thời gian cố định: 1) giảm logic tổ hợp chậm trễ bằng cách giảm thiểu số của 2 mức logic) chia tách các logic tổ hợp 3) Implimenting Pipelining 4) Sử dụng syncronizer gấp đôi thời gian sử dụng flipflops Giữ cố định: 1) Có thể được cố định bằng cách thêm sự chậm trễ trên các cổng đầu vào 2) điều chỉnh tốc độ đồng hồ thời gian tổ chức thường không có trong các Nhờ kiểm soát người dùng
R
raju3295
Guest
hi nếu u tìm thấy những hành vi vi phạm sau khi băng ra sau đó u có thể tìm thấy một công việc xung quanh giải pháp bằng cách chơi với làm việc tạm thời
C
carrot
Guest
Hi Raju, u có thể xin được xây dựng .... về nhiệt độ làm việc.
X
xstal
Guest
Trong lần lặp ban đầu chỉ thiết lập hành vi vi phạm là cố định trong khi hành vi vi phạm giữ được cố định sau khi diễn ra vật chất thực tế và thông tin tuyến đường có sẵn. Thiết lập và tổ chức vi phạm được loại trừ lẫn nhau. vi phạm thiết lập có thể được cố định bằng cách giảm sự chậm trễ kết hợp. vi phạm thời gian giữ được cố định bằng cách gia tăng sự chậm trễ kết hợp hoặc bằng cách chèn các bộ đệm như vậy mà nó không gây ra các vi phạm thiết lập. Tăng hoặc giảm sự chậm trễ của upsizing hoặc thu hẹp các gợn sóng các tế bào trở lại vào thiết kế và thiết kế toàn bộ sẽ được đưa vào xem xét cho thực hiện các Cố vấn kỹ thuật một lần nữa. Chúc mừng
S
shelby
Guest
[B = satyakumar] Giữ thời gian sửa chữa: 2) điều chỉnh đồng hồ tốc độ Nói chung thời gian tổ chức không nằm trong kiểm soát người dùng [/b] Giữ thời gian là độc lập với tốc độ đồng hồ mà làm cho nó một kẻ giết người thiết kế tiềm năng. Không có vấn đề tiền bạn chậm đồng hồ của bạn, bạn vẫn có thể có hành vi vi phạm tổ chức. Họ có thể dễ dàng cố định bằng cách chèn các bộ đệm hoặc tinh giản biên chế các tế bào (nhưng đảm bảo không tạo ra bất kỳ hành vi vi phạm thiết lập). Cũng là một ý tưởng tốt để thêm một số lợi nhuận giữ thêm.
S
satyakumar
Guest
Hi, Bằng cách điều chỉnh tốc độ đồng hồ u có thể thay đổi lề cửa sổ thiết lập, và sau khi người ta có thể trì hoãn chèn được bộ đệm để khắc phục vi phạm tổ chức. Bằng cách thêm thời gian để khắc phục sự chậm trễ tổ chức không giải quyết được vấn đề, thiết lập và giữ thời gian là phụ thuộc lẫn nhau. Không có sửa chữa cho vioaltion giữ trong RTL hơn là việc thêm chậm trễ.
R
raju3295
Guest
hi cà rốt giữ và thiết lập các hành vi vi phạm được loại trừ lẫn nhau và vilations có thể được điều chỉnh với sự chậm trễ combi và sự chậm trễ này sẽ được nhiều hơn nếu u tăng làm việc tạm thời và sẽ được ít hơn nếu u decrese .. chỉ tạm thời này là thoguht tôi xin vui lòng cho tôi xem nó có thể trong thời gian thực hay không và cho tôi biết nếu có bất kỳ vấn đề với chơi tạm thời
S
satyakumar
Guest
Tuy nhiên, trong hoạt động thời gian thực, chúng ta không thể khắc phục tạm thời. làm việc tạm thời là indepedent
Q
qingliliu
Guest
khi sửa chữa cài đặt / tổ chức: xin vui lòng phân tích cho dù hành vi vi phạm gây ra bởi sai lệch đồng hồ, nếu có, điều chỉnh nó.
S
sumit_techkgp
Guest
Chèn ổ cao và thấp điểm mạnh trong không đường
A
atuo
Guest
[B = cà rốt] Hi, Làm thế nào để khắc phục vi phạm về thời gian (Setup & Tổ chức vi phạm thời gian?) tất cả những điều mà đã được đưa về chăm sóc, trong khi sửa chữa nó? [b /] Hi là gì, cài đặt vi phạm có thể được sửa chữa bằng cách ghi chèn vào con đường xấu nhất. Đưa lên cao vi phạm có thể được sửa chữa bởi đệm chèn. Cảm ơn.
P
pradeep2323
Guest
whhen thời gian thiết lập thời gian vi phạm thiết kế của bạn hoạt động với tần số ít hơn nhưng khi bạn giữ thời gian làm việc doesnt vi phạm thiết kế của bạn tại all.thats lý do tại sao thời gian giữ cố định là rất quan trọng. Bạn có thể sửa chữa thời gian thời gian thiết lập bằng cách thêm vào một số dalay bằng cách bổ sung đăng ký hoặc bạn có thể điều chỉnh Verilog mã hóa. nếu các vòng khác được thay thế với báo cáo trường hợp.
C
Clunixchit
Guest
[B = atuo] đưa lên cao vi phạm có thể được sửa chữa bởi đệm chèn. . Cảm ơn [/b] một thể xác định được những tế bào hoặc là: * chèn vào bởi lệnh insert_buffer, hoặc đệm tự động * chèn bởi DC trong thời gian tối ưu? Có lẽ có một thuộc tính đặc biệt trên các tế bào?
B
bobjee
Guest
Trong một dự án của tôi, tôi đã có hành vi vi phạm thời gian cho cùng một đăng ký vào các thời điểm khác nhau. Tôi muốn biết mặc dù các vi phạm thời gian đang ở thời điểm khác nhau, sửa chữa sẽ khắc phục một hành vi vi phạm khác vào thời gian khác nhau cũng phải không?
P
prpatil03
Guest
Hi Carrot,? Sau khi sản xuất chip, nếu bạn đang nhận được vi phạm tổ chức. sau đó nó sẽ không làm việc. Nhưng vẫn còn nếu bạn muốn làm cho nó làm việc, đi đến phòng thí nghiệm, tăng nhiệt độ phòng thí nghiệm vi phạm tùy thuộc vào thời gian tổ chức của bạn, kể từ khi tổ chức vi phạm là tỉ lệ nghịch bạn có thể làm cho nó làm việc.
B
birdy123
Guest
Xin chào, Đối với Setup và Vi phạm Giữ, xin vui lòng chck các blog sau đây: [url = http://vlsi-expert.blogspot.com/2011/04/static-timing-analysis-sta-basic-part3b.html] VLSI khái niệm: Phân tích về thời gian tĩnh (STA) cơ bản - Part3b - "Thiết lập và giữ thời gian" [/url]
C
chiragh.wild
Guest
Hi, ai cũng có thể giải thích các giá trị tiêu cực trong các thiết lập và giữ Kiểm tra?
Y
yadavvlsi
Guest
Chơi @ # post868615 http://www.edaboard.com/thread7046.html ?