sử dụng Verilog trong IC5.0

[copoler]

làm thế nào tôi có thể sử dụng Verilog để mô tả một Vsource trong IC5.0?
Thank u!

 

[visualart]

bạn có thể sử dụng vi, TextEdit hoặc trình biên tập khác sửa mã nguồn Verilog của bạn.

 

[copoler]

Tôi không biết những gì tôi envirment nên sử dụng, nếu nghệ sĩ tương tự nó, làm thế nào tôi có thể thêm một trường hợp mô tả bởi Verilog?

 

[Fom]

Bạn cad gắn biểu tượng của tế bào rằng cần phải có hành vi hoặc chức năng xem.Thông thường nó chỉ là veilog mã ở định dạng văn bản.
Nhưng anyway, bạn có thể không được mô phỏng nó mà không LDV gói.Vi mạch gói không bao gồm Verilog simulator

 

[copoler]

Tình hình là có được LDV cài đặt, nhưng những gì tôi nên làm gì để sử dụng nó trong vi mạch?
Và nếu tôi tạo ra một tế bào của Verilog xem mã, tên xem mà '' và 'công cụ' nên được chọn Thank u?!