sản xuất FPGA netlist trong cổng cấp?

[lt.data]

Chào, hiện bất cứ ai biết cách nào để sản xuất một FPGA netlist trong cổng cấp?
Netlist với cửa như xưa, hoặc, không, và ...vvCác xilinx netgen lệnh sản xuất các netlist với LUT, nhưng tôi cần những netlist trong cổng cấp.

Tôi biết rằng bạn có thể nhìn thấy trong ISE,
thông qua Công nghệ xem schematics khi bạn nhấp đúp chuột vào trên LUT thành phần, các cổng cấp schematics, nhưng tôi có thể làm tương tự với netgen lệnh?

xilinx netlist hiện định dạng (XNF) hoặc EDIF có thể làm điều đó?

cảm ơn rất nhiều, lt.data.

 

[lt.data]

lt.data đã viết:

Chào, hiện bất cứ ai biết cách nào để sản xuất một FPGA netlist trong cổng cấp?

Netlist với cửa như xưa, hoặc, không, và ...
vv

Các xilinx netgen lệnh sản xuất các netlist với LUT, nhưng tôi cần những netlist trong cổng cấp.Tôi biết rằng bạn có thể nhìn thấy trong ISE, thông qua Công nghệ xem schematics khi bạn nhấp đúp chuột vào trên LUT thành phần, các cổng cấp schematics, nhưng tôi có thể làm tương tự với netgen lệnh?xilinx netlist hiện định dạng (XNF) hoặc EDIF có thể làm điều đó?cảm ơn rất nhiều, lt.data.

 

[FvM]

LUT là đúng cổng cấp cho một FPGA.