RTL xác minh

A

amjad

Guest
Tôi mới đến thế giới ASIC? Bạn có thể giúp tôi hiểu abou RTL xác minh chính xác? hoặc người nào khác Xin vui lòng cho tôi biết nơi tôi có thể có được những nguyên tắc cơ bản?
 
Tôi muốn khuyên bạn nên cuốn sách của Ben Cohen, Harry Foster, Janick Bergeron và Andreas Meyer về chủ đề xác minh. Ngoài ra, đăng ký cho diễn đàn verificationguild.org bởi Janick.
 
Ghi Ghế băng thử nghiệm bởi Janick Bergureon, Morgan Kaufman, ASIC và hướng dẫn xác minh fpga
 
Hi Amjad, U bắt đầu dòng chảy thiết kế ASIC bằng cách viết mã RTL trong VHDL hoặc Verilog, khi u có mã thành RTL, nó phải được xác nhận rằng cho dù các mã RTL sẽ có chức năng như mỗi đặc điểm kỹ thuật thiết kế funtional và cũng để xác nhận rằng Chức năng chính xác khi nó được đặt trong môi trường thiết kế actuall, do đó, cho rằng thiết lập u một môi trường xác minh nơi ur mã RTL được đặt trong môi trường đó và thiết lập các vectơ kiểm tra được bắn nó, sản lượng này tập hợp các vector kiểm tra từ mã RTL bị bắt và được xác minh cho tính đúng đắn của nó, điều này được gọi là RTL xác minh,
 
thông thường, bạn cần một môi trường xác minh để xác minh rtl. Bên cạnh đó DUT, bạn cần một mô-đun kích thích kinh tế và mô-đun kiểm tra, trong nhiều trường hợp, bạn sẽ cần một mô hình tham chiếu (như là một tài liệu tham khảo vàng). Tất cả các bên trên được gọi là mô hình hành vi, họ đang viết hoặc trong Verilog hoặc VHDL hoặc vera hay SystemC, ... kích thích kinh tế simulus mô-đun applys DUT, cờ nhận được phản ứng từ DUT và so sánh với các phản ứng từ mô hình tham chiếu vàng đánh giá liệu đáp ứng được đúng hay sai. Hơn nữa, bạn sẽ cần một số kịch bản được viết trong kịch bản shell, perl hay trăn, vv, mà điều khiển chạy / hồi quy của môi trường của bạn. Bên cạnh đó mô phỏng, bạn sẽ cần một công cụ để làm anylysis bảo hiểm.
 
Một người bạn của tôi phát triển xác minh env với python. Ông nói đó là mô-đun python như PLI rtl xác minh. Cool, phải không? Tôi không thích vera / hệ thống Verilog, có thể là do nó đang được phát triển bởi synopsys. Specman (e ngôn ngữ) là tốt hơn nhiều, nhưng nó là quá đắt
 
Các dòng chảy điển hình như sau: (1) đầu tiên kiểm tra các mô-đun RTL của bạn bằng cách sử dụng Verilog / VHDL môi trường được mã hóa thứ hai (2) kiểm tra hệ thống của bạn bao gồm moduels RTL để tiến hành thử nghiệm tích hợp sử dụng Verilog / VHDL môi trường được mã hóa (3) cuối cùng system-level/chip-level xây dựng môi trường bằng cách sử dụng BFM (xe buýt chức năng mô hình) nhà nước hiện hành-of-the-nghệ thuật dòng chảy xác minh có thể thay đổi trong một số khía cạnh xem xét sự xuất hiện của SoC: (1) đầu tiên sử dụng ngôn ngữ cấp cao xác minh hoặc modleing ngôn ngữ như SystemVErilog / SystemC để xác minh rằng các hệ thống, mức độ của giao diện có thể hoạt động một cách chính xác (2) sau đó bạn đi vào thực hiện các hệ thống con macro tương ứng mà bạn cũng sẽ sử dụng cao cấp HVL để tạo điều kiện thuận lợi cho các nỗ lực và khả năng tái sử dụng của các mô-đun xác minh (3) nếu tất cả các chức năng trên cũng, sau đó thực hiện RTL sẽ được xác nhận bằng cách sử dụng BFM hoặc các phương pháp ordianry để xác minh các mô-đun RTL tách
 
bạn phải viết testbench để xác minh xem mã của bạn là chính xác. Việc xác minh RTL cho mục tiêu.
 
Bạn có thể xin đề nghị cuốn sách tốt cho xác minh
 
(1) Viết testbenches - chức năng xác minh của các mô hình HDL. (2) SOC xác minh và kỹ thuật Validation. (3) Nguyên tắc của thiết kế RTL kiểm chứng. (4) Nguyên tắc xác nhận chức năng.
 
hi, im Murali một beginer sinh viên ĐƯỢC trong Verilog cần một số tài liệu nghiên cứu trong lĩnh vực này vì vậy nếu u có thể gửi một số tài liệu e-id của tôi, mura_krish@yahoo.com.au
 
chỉ cần tìm kiếm krish diễn đàn, bạn sẽ tìm thấy tấn nguyên liệu. đặc biệt là những cuốn sách tải lên / tải về phần.
 
RTL xác nhận có nghĩa là nó xác minh các chức năng của toàn bộ thiết kế RTL
 
U nên tìm hiểu làm thế nào để làm cho một tập tin hiệu quả testbench. RTL xác minh có nghĩa là bạn xây dựng một testbench để kiểm tra tất cả các chức năng của hệ thống của bạn.
 
Chúng tôi cần để undersytand dòng chảy của cách thử nghiệm becnh enivironment và sau đó bạn phải tuân theo xác minh RTL
 
You must log in or register to reply here.

Welcome to EDABoard.com

Sponsor

Back
Top