R
rali
Guest
chào,
tôi muốn thực hiện một khối rom chung chi với chiều rộng và chiều sâu trong chi vhdl.i 'm bằng cách sử dụng modelsim se.Can xilinx lõi gen khối rom được sử dụng để có thể chung chi chiều rộng và chiều sâu không hay vhdl một mã số được ghi vào khối infer rom.The thiết kế sẽ được synthesized trong xilnx virtex 2 fpga.
tôi muốn thực hiện một khối rom chung chi với chiều rộng và chiều sâu trong chi vhdl.i 'm bằng cách sử dụng modelsim se.Can xilinx lõi gen khối rom được sử dụng để có thể chung chi chiều rộng và chiều sâu không hay vhdl một mã số được ghi vào khối infer rom.The thiết kế sẽ được synthesized trong xilnx virtex 2 fpga.