Quartus II] Làm thế nào để tổ chức một quá trình trong một thời gian cụ thể

[aeneas81]

Hi tất cả, Làm thế nào tôi có thể kiểm tra xem một tín hiệu giữ giá trị của nó trong một thời gian cụ thể, chẳng hạn như ứng 5ms, sử dụng VHDL trong Quartus II? Tôi đã cố gắng sử dụng Wait, sau khi mô phỏng, không có bất kỳ tác dụng ở tất cả. Hy vọng rằng bất kỳ của bạn sẽ có thể giúp đỡ. Cảm ơn Rgds trước, aen

 

[r_e_m_y]

Hi, tôi không hiểu vấn đề của bạn là gì ... Bạn cố gắng tổ chức một tín hiệu trong một mã VHDL synthesisable với một chờ đợi cho tuyên bố? Điều này là không thể. Bạn hav creater truy cập và đếm số lượng chính xác của các cạnh đồng hồ toàn cầu ... Bạn thử để xem trong mô phỏng theo Quartus nếu tín hiệu nội bộ mà bạn đã xây dựng ổn định cho 5 ms? bạn chỉ cần cấu hình cửa sổ dạng sóng của bạn với các tín hiệu được lựa chọn đã xem xét kết quả mô phỏng ... Nếu đây không phải là mục đích nhu cầu của bạn, xin vui lòng chi tiết

 

[wasp]

bạn cần thay đổi trạng thái tín hiệu phát hiện mạch và sự chậm trễ truy cập. ví dụ: - d - tín hiệu đầu vào ----------------------------------------- ------------- - flip-flop cho tín hiệu chậm trễ ----------------------------- quá trình (CLK) ------------------------- bắt đầu nếu rising_edge (CLK) sau đó q 0 hoặc 0 -> 1 ------- ------------------------------------------------- change_state

 

[aeneas81]

wow, cảm ơn cho mã, ong bắp cày. Tôi đã thử bằng cách sử dụng phiên bản cập như đã đề cập r_e_m_y, mặc dù nó hoạt động tốt, tôi chỉ tự hỏi là có bất kỳ tùy chọn khác để đạt được điều tương tự, bằng cách sử dụng mã ít hơn. anyway, cảm ơn rất nhiều.

 

[lucbra]

Tôi không nên lo lắng về số lượng các dòng mã bạn phải viết. Điều rằng mỗi phương pháp sẽ tiêu thụ một số lượng flip-flops, tùy thuộc vào đồng hồ tổng thể. Con số này là sửa chữa.