quan hệ btw cmos công nghệ, thiết bị mô hình và cung cấp điện.

[triquent]

Đối với CMOS mô phỏng bởi Hspice.ex.inverter.Tôi thấy rằng nếu chúng tôi sử dụng một mô hình có vẻ cấp vdd = 5V; sử dụng mô hình level3, vdd = 1.5V.Có bất cứ quy tắc cho điều này?còn đối với công nghệ 0.18um tmsc, dường như tôi nên sử dụng vdd = 1.8V?điện áp cung cấp gì các mối quan hệ giữa các MOSFET, mô hình công nghệ CMOS (0.18um, công nghệ 90nm) và quyền lực?Nếu tôi sử dụng điện áp cao quá, ví dụ.5V vdd cho 0.18um công nghệ, điều gì sẽ xảy ra?là nó OK?

 

[aryajur]

Các điện áp hoạt động được định nghĩa bởi các công nghệ kỹ thuật số.Đối với một chiều dài thiết bị kênh nhỏ, trong đó chiều dài kênh đã được thu nhỏ được đi kèm với giảm độ dày oxit cửa khẩu, do đó, là giới hạn trên cho điện áp được xác định bởi điều đó và cũng có một số sự cố điện áp khác, vì nếu bạn áp dụng một điện áp quá cao sau đó sẽ có ôxít sự cố trong một thiết bị thực và bạn thiết bị mô hình không hợp lệ nữa.
Đối với một cuộc thảo luận tốt đẹp về điều này đọc lưu ý lý thuyết Scaling trên Desing của mạch tích hợp CMOS Analog bởi Behzad Razavi, Cahp 16.

Cuốn sách này có thể được tìm thấy ở đây:

http://www.edaboard.com/viewtopic.php?t=95397