D
davorin
Guest
Đây có phải là bình thường mà qu (at) rtus đòi hỏi phải VHDL tập tin xuất hiện ở dưới cùng-to-lệnh đầu trang trong khi nó không chăm sóc vor Verilog tập tin đặt hàng?Hoặc là bình thường này chỉ là hành vi của "sử dụng work.blah.moreblah" thingie?