M
mhytr
Guest
Xin chào, tôi đang cố gắng để thiết kế các vòng lặp phục hồi thời gian trong demodulator.If QAM tôi đã hoàn tất việc thiết kế thuật toán của vòng lặp, sau đó làm thế nào tôi có thể xác minh thiết kế của tôi trong MATLAB các / Simulink? Làm thế nào tôi có thể nhận được các đầu vào thích hợp I / Q dữ liệu và dữ liệu ra bên phải, có thể được sử dụng để xác minh thực hiện Verilog của tôi? Cảm ơn!