Power-Gating sử dụng MTCMOS trong SRAM

[z3nger]

Xin chào tất cả. Ai đó có thể giải thích cho tôi như thế nào các tế bào SRAM quản lý để giữ lại dữ liệu của nó khi bạn thực hiện các quyền lực-Gating? Giả sử một kiến trúc tế bào 6T, một khi bạn khẳng định giấc ngủ, sự trở lại trở lại máy đổi sẽ bị mất điện .. như thế nào giữ được giá trị của nó? cảm ơn trước.

 

[haykp]

Trên thực tế để lưu trạng thái luôn luôn-trên ray sức mạnh đang được kết nối với các sơ đồ. Và thất bại giữ đang được đưa vào trong thiết kế. Đối với 6T tế bào, thường là họ không phải là quyền lực Gating, nếu không họ sẽ mất nhà của họ.