Plz Help: lỗi bất thường

[sameem_shabbir]

Hi all
Ihave một vấn đề liên quan đến dự án của tôi.Plz nếu ai cũng có thể giúp đỡ

Tôi đang sử dụng XESS XST-3S1000 FPGA board có Spartan3 10000k FPGA

XESS corp.có một programm mất một hình ảnh từ SDRAM vật lý và hiển thị trên màn hình VGA.Programm có một điều khoản mà bạn có thể thay đổi hình VGA Gen trong khi đang chạy.(tức là một hình ảnh có thể được tải vào bộ nhớ RAM mà không ảnh hưởng đến các programm)

Bây giờ tôi đã làm được những gì mà tôi đã hình vuông của R tất cả (các giá trị thành phần màu đỏ, tích lũy nó và lưu nó. (Say trong sum_r1)
Sau đó, tôi đã tải về một hình ảnh và một lần nữa đã quảng trường của tất cả các giá trị R, tích lũy nó và lưu nó. (Say trong sum_r2)

Bây giờ nếu tôi muốn hiển thị các giá trị cá nhân của sum_r1 hoặc 2 nó có làm việc tốt
Tôi có thể tải tập tin hình ảnh trong khi programm vẫn chạy.

Nhưng ngay khi tôi đặt các lõi divider trong programm để phân chia hai nos sum_r1 và sum_r2 Nó cho rằng u lỗi không thể tải hình ảnh vào bộ nhớ RAM
Tôi không biết tại sao
Có vấn đề trong cải cách hành chính hoặc những gì?

Một thông điệp cảnh báo đó được cho là

Chú ý: ProjectMgmt - "C: / XESS/Programms/vgagenPPVerilog/3S1000/test_vga/TOP.ngc" dòng 0 sao đơn vị thiết kế: 'Module | TOP'Can anybody plz giúp đỡ tôi trong đó

 

[news]

Nie jest żadną tajemnicą, że karty graficzne w notebookach daleko odbiegają od wydajności oferowane przez ich desktopowych odpowiedników. Jest tak głównie przez fakt, że laptop z założenia jest urządzeniem przenośnym, a więc powinien trzymać chociaż kilka godzin na baterii i nie być zbyt ciężki. Dochodzi także niełatwa kwestia odprowadzania ciepła....

Read more...

 

[shawndaking]

trùng lặp thiết kế là vấn đề cho knnon ISE và bạn nên bỏ qua nó!

 

[sameem_shabbir]

Nhưng sau đó lỗi thiết kế trùng lặp cổng parallrl dừng làm việc
tức là nó bắt đầu đưa ra lỗi

 

[shawndaking]

không có kết nối những gì vậy bao giờ!

shit nó một số bạn đã thực hiện với mã.do đó không phải là dự án you'r synthisised cách chính xác.

cũng cố gắng để dọn dẹp các tập tin dự án ISE của bạn.

 

[sameem_shabbir]

Tôi đã làm sạch các tập tin của dự án nhưng không có trợ giúp

Nếu logic RTL được hiển thị bằng ISE là tốt đẹp

Nên công tác triển khai thực hiện tốt quá?

Hoặc có những điều tương tự khác (trừ UCF tập tin mà) các vấn đề