PLL thiết kế tần số / pha khóa

[rsobin]

Tôi làm việc trên thiết kế một hệ thống PLL, nơi sản lượng VCO được gửi thông qua một bộ cảm biến và sau đó được đưa trở lại vào PFD.Khi đầu ra VCO đi qua các cảm biến một giai đoạn trì hoãn liên quan đến cộng hưởng của cảm biến được tạo ra.Tôi đã tự hỏi về sự chậm trễ kết hợp một giai đoạn trong vòng lặp phản hồi (không phải là vòng cảm biến) để có được PLL để khóa vào một tần số nhất định tương ứng với một giai đoạn cụ thể trì hoãn được tạo bởi cảm biến.Im không chắc chắn nếu điều này là một ý tưởng thực tế, nhưng nghĩ rằng nó có thể được và nếu như vậy cần một số ý tưởng về mạch trễ đơn giản pha.

Tôi có một PLL làm việc dựa trên một cổng xor và tích hợp, nhưng bạn có để giúp khóa mạch và mạch đôi khi thua khóa.

Cảm ơn