Phỏng vấn câu hỏi liên quan đến Set-Up và GIỮ Thời gian

S

spartanthewarrior

Guest
Hi All,

Bất kỳ cơ thể có thể cho tôi biết

Những câu hỏi có thể vào Set-Up là gì và GIỮ thời gian cho cuộc phỏng vấn.

 
--------------------
Câu hỏi

ghi cài đặt / nổi tiếng của phương trình cơ bản & giữ.

---------------------
Trả lời

thiết lập phương trình
Tclk> Tclktoq Tlogic Tsetup Tskew Tjitter

giữ phương trình
Tclktoq Tlogic - Tskew> Thold

điều quan trọng cần lưu ý ở trên phương trình
a) một lần silic những trở lại, nếu u có vấn đề thời gian thiết lập, u có thể
tăng thời kỳ đồng hồ (Tclk) để khắc phục nó, trong khi đó nếu u có giữ
vấn đề thời gian, nó là một vấn đề nghiêm trọng hơn và u sẽ cần một mới
kim loại tapeout sửa chữa.
b) PLL jitter (Tjitter) không được sử dụng trong phương trình holdtime, kể từ khi giữ
vi phạm thời gian được dựa trên các cạnh đồng hồ như nhau.(trong khi thiết lập thời gian
vioation phụ thuộc vào 2 cạnh đồng hồ liên tiếp)
c) ở trên equaitons có skew đồng hồ trong hướng bi quan.U có thể chơi
xung quanh với skews đồng hồ để có thêm margin bởi skewing chúng trong
hướng thuận lợi để giảm vi phạm.
d) từ phương trình trên, u có thể dễ dàng trả lời câu hỏi như
"u làm thế nào để khắc phục vi phạm thiết lập?"(Nhanh hơn flop, flop thiết lập với thời gian ít hơn, nhỏ hơn logic giữa flops, vv ...)
"làm thế nào để khắc phục vi phạm u giữ?"(Sử dụng flop mindelay tức là flop với đồng hồ lớn hơn để q, vv ...)
---------------------------

 

Welcome to EDABoard.com

Sponsor

Back
Top