opamp thiết kế cho các tín hiệu đo lường dc!!

B

beargebinjie

Guest
hi guys, i am làm với một delta-sigma ADC đó được sử dụng để đo lường một gần dc tín hiệu, tôi thấy đó là khó khăn hace một opamp với băng thông ít hơn 800K, nhưng với sự có được lớn hơn 80db và giai đoạn marge hơn 80 °.và dĩ nhiên trong thời gian giải quyết cũng là một đặc điểm kỹ thuật quan trọng, nó thực sự là khó khăn để achevie này spec.Có ai có ý tưởng tốt để giải quyết tradoff giữa thời gian và PM, việc bồi thường thiệt hại Capacitor là yếu tố cơ bản.

 
bạn cần đạt được một lớn hơn, do đó, hãy cho hai giai đoạn.
ur gbw như là rất ít, u có thể sử dụng rất ít thứ hai giai đoạn hiện nay, do đó, nó cải thiện gain.use lớn daøi cho các thiết bị đạt cao.
nó cải thiện phasemargin, và inturn có thời gian giải quyết tốt.

 
PM và giải quyết được một thời gian thương mại-off? Nếu PM được tăng lên, sau đó thời gian giải quyết quá lớn?

 
Do you guys biết là có bất kỳ mối quan hệ trực tiếp giữa thời gian và giải quyết GBW?

 
Bây giờ tôi đã nhận được kết quả gần với yêu cầu.
fisrt.giảm opamp
của tail fisrt hiện nay và các giai đoạn
của đầu vào
của mosfet (w / l), hành vi này sẽ nhận được thấp gm1, nó làm giảm của bạn GBW.and leng channal chiều dài sẽ cho alrge được. Tôi được tìm thấy thời gian giải quyết không có gì để đền bù với các Capacitor, lớn thứ hai giai đoạn hiện nay, ít thời gian giải quyết.marge tốt giai đoạn có thể được bồi thường thiệt hại từ các nắp và nulling kháng.

 

Welcome to EDABoard.com

Sponsor

Back
Top